Circuite Integrate Digitale (laborator)

De la WikiLabs
Versiunea din 9 martie 2017 14:23; autor: Lpetrica (Discuție | contribuții) (Tutoriale și documentații)

(dif) ←Versiunea anterioară | Versiunea curentă (dif) | Versiunea următoare → (dif)
Salt la: navigare, căutare

Scopul laboratorului

Scopul laboratorului de Circuite Integrate Digitale este de a introduce studentului conceptele necesare pentru design digital, asimilarea unui nou limbaj, Verilog, utilizat pentru descriere hardware, precum și familiarizarea cu unelte software de simulare și sinteză.

Tutoriale și documentații

  1. Introducere. Verilog HDL (Sintaxa Verilog)
  2. Introducere în sinteza pe FPGA. Xilinx ISE, Tutorial Xilinx ISE (14.7), Tutorial Quartus II, Lista pinilor plăcii DE1
  3. Memorii ROM. Dispozitiv de IO: Afișajul cu 7 segmente. Circuite secvențiale. Numărătorul.
  4. Memorii RAM. Circuitul de debounce.
  5. Divizorul de frecvență. Generator de impulsuri cu factor de umplere variabil. Decodorul.
  6. Automate. Tastatura PS2.

Lucrări de laborator

  1. CID Lab Lucrarea 0
  2. CID Lab Lucrarea 1
  3. CID Lab Lucrarea 2
  4. CID Lab Lucrarea 3
  5. CID Lab Lucrarea 4
  6. CID Lab Lucrarea 5

Regulament de desfășurare a laboratorului

Următoarele reguli se aplică activităților desfășurate în cadrul laboratoarelor de CID.

  • Activitatea de laborator se desfăşoară pe parcursul a 7 şedinte de cate 100 minute fiecare şi constă în rezolvarea cerinţelor şi temelor indicate în platformele de laborator și de către cadrele didactice.
  • Studenții pot absenta, urmând a recupera lucrarea de laborator respectivă. Un student se poate prezenta pentru a recupera sau a lucra suplimentar la orice cadru didactic sau interval orar, fară însă a avea prioritate la staţiile de lucru.
  • În sala de laborator au acces doar 14 studenţi, ce vor lucra fiecare la un calculator. Grupele se împart în aşa fel încât semigrupa să nu depăşească această limită. În mod excepţional un student poate opta de la bun început să participe la şedinţele de laborator cu o altă grupă, dar numai daca semigrupele respectivei grupe sunt incomplete.
  • Evaluarea studenților este făcută pe baza rezolvării temelor date (50p) și a unui colocviu în ultima sesiune de laborator (50p). Prezenţa pasivă nu se punctează.
    • Temele vor fi atribuite studentilor în timpul sesiunii de laborator, fiecare temă evaluând noțiunile din lucrarea de laborator asociată.
      • Temele vor fi realizate în timpul orei de laborator și vor fi predate pe e-mail la sfârșitul orei de laborator.
      • Temele vor fi verificate automat împotriva plagierii, și notele vor fi acordate conform unui barem transmis studenților odată cu enunțul temei.
      • Plagierea unei teme de laborator duce la pierderea întregului punctaj asociat temei respective.
    • Colocviul constă în implementarea unui circuit digital, descris în Verilog, folosind cunoștințele acumulate în timpul lucrărilor de laborator.
    • Pentru promovare este necesară obținerea a cel puțin 25/50 de puncte la colocviul de laborator.
    • Colocviul poate fi repetat în sesiunea de restanțe în caz de nepromovare.
  • În afară de prima platforma, studentul are obligaţia să citească platforma înaintea orei de laborator. În prima parte a laboratorului, este indicat să pună întrebări pentru a lămuri lucrurile pe care nu le-a înţeles după citirea platformei.
  • La plecarea din sala de laborator nu închideţi staţiile de lucru.
  • Modulele scrise in Verilog se pot transfera la începutul sau/şi la sfârşitul laboratorului folosind adresa personală de e-mail.
  • Orice defecţiune (produsă cu intenţia studentului) platformelor de laborator, aparaturii de laborator, cablurilor de legatură sau calculatorului, se penalizează cu nota 4 (nota finală) la laborator. Prin "defectiune produsă cu intenţia studentului" se înţelege:
    • atingerea părţilor metalice ale circuitelor sensibile la descărcări electrostatice (MOS);
    • modificarea poziţiei regletelor sau jumper-ilor care duce la distrugerea circuitelor (fără a cunoaşte foarte bine funcţionarea circuitului);
    • îndoirea sondelor, ruperea cablurilor sau mufelor de legatură;
    • distrugerea aparaturii de laborator prin măsurători necorespunzătoare (măsurarea tensiunii cu ampermetrul, folosirea osciloscopului pe scara de sensibilitate maxima pentru măsurarea tensiunilor ridicate, scurtciruitarea ieşirii generatorului de semnal, scurtcircuitarea ieşirii sursei de tensiune, aplicarea unor tensiuni necorespunzătoare pe plăcile de test) sau prin aplicarea unor tensiuni necorespunzătoare circuitelor măsurate;
    • orice intervenţie fizică prin lovire sau bruscare a carcasei aparatului sau a comutatoarelor de pe panou;
    • conectarea mufelor de legatură între platformă şi aparate cât timp acestea se află sub tensiune.
  • Cadrul didactic va oferi următoarele servicii studentului:
    • În primele 10 minute din fiecare laborator, va raspunde întrebarilor studenţilor referitoare la lucrările anterioare de laborator, sau materialele didactice corespunzătoare lucrării curente, citite acasă.
    • Va răspunde tuturor întrebărilor pertinente ale studenţilor din timpul laboratorului, legate de subiectul lucrării în curs.
    • În cazul în care studentul pune o întrebare care arată faptul că nu a citit platforma, va fi ghidat către platforma de laborator respectivă şi invitat politicos să citească respectivul paragraf.
    • Va incepe orele la momentul programat, cu punctualitate maximă.

Evaluare pe parcurs

Catalogul laboratorului de CID poate fi găsit aici

Colocviu de laborator

Regulament

  • Condiții de promovare: 25p/50p la colocviu, minim 50p/100p din punctajul total.
  • Subiectele NU vor conține exemple de cod Verilog. Singurele exemple pot fi găsite în platformele de laborator.
  • Toate telefoanele mobile se vor pune ÎNCHISE pe catedră. Studentul găsit cu mobil asupra lui va primit automat 0 puncte.
  • Foile albe se centralizează la catedră și se distribuie după necesități studenților.
  • Studenții vor avea acces doar la wiki.dcae.pub.ro.
  • Studenții vor semna la intrarea în laborator o declarație de onestitate prin care se obligă să nu fraudeze examinarea.

Timeline

  • xy:00: Început colocviu (maximă punctualitate). Telefoanele puse la catedră, închise, declarațiile de onestitate citite și semnate.
  • xy:08: Se oprește accesul la Internet. Se împart foile cu subiecte. Se răspunde sumar, dacă sunt întrebări (relative la exprimare).
  • xy:15: Se rulează scriptul de curățat calculatoarele și începe lucrul pe computer.
  • (xy+1):05: Se termină lucrul pe computer și programul ISE se închide. Se face a arhivă ZIP cu fișerele .v, .ucf, .xise.
  • (xy+1):05: Începe evaluarea studenților. Se verifică timestamp­-ul fișierelor din arhivă.
  • (xy+1):45: Se termină evaluarea studenților (aproximativ 3 minute/student). Se pornește accesul la Internet. Studentul trimite arhiva pe e­mail în următoarele 10 minute.
  • (xy+1):55: Se aerisește sala.

Subiectele se vor rezolva deci în 50 de minute.

Reevaluare Colocviu

Studenții pot contesta rezultatele colocviului, reevaluarea fiind realizată de un alt cadru didactic decât cel care a realizat corectura inițială, dar folosind aceeași grilă de punctaj. Nota obținută în urma re-corectarii este finală, indiferent daca este mai mică sau mai mare decât cea obținută inițial. Datorită timpului limitat al cadrelor didactice, vă rugăm să solicitati reevaluarea doar din motive întemeiate.

Link-uri externe

  1. https://www.youtube.com/watch?v=lNuPy-r1GuQ - logica binară explicată cu piese de domino