Diferență între revizuiri ale paginii „Circuite integrate digitale (seminar)”

De la WikiLabs
Jump to navigationJump to search
 
(Nu s-au afișat 3 versiuni intermediare efectuate de alți 2 utilizatori)
Linia 7: Linia 7:
 
* [[CID Seminar 5]] - Descrierea memoriilor în Verilog
 
* [[CID Seminar 5]] - Descrierea memoriilor în Verilog
 
* [[CID Seminar 6]] - Automate finite
 
* [[CID Seminar 6]] - Automate finite
 +
 +
 +
Puteți dowloada programele folosite de pe site-ul Altera:
 +
https://dl.altera.com/13.0sp1/?edition=web

Versiunea curentă din 27 aprilie 2018 19:39

Plecând de la noțiunile prezentate la curs, seminarul de Circuite Integrate Digitale introduce noțiunea de limbaj de descriere hardware (HDL) și are rolul de a familiariza studentul cu limbajul Verilog, precum și cu programe de sinteză și simulare a circuitelor digitale (QuartusII sau ModelSim).

  • CID Seminar 1 - Introducere în Verilog (variabile, blocuri, module de test, module funcționale și instanțiere)
  • CID Seminar 2 - Instrucţiuni condiţionate, folosirea instrucţiunii always pentru definirea circuitelor combinaţionale
  • CID Seminar 3 - Circuite secvențiale (semnalul de ceas, procese always și initial vs. assign, bistabil D)
  • CID Seminar 4 - Numărătoare şi circuite cu numărătoare
  • CID Seminar 5 - Descrierea memoriilor în Verilog
  • CID Seminar 6 - Automate finite


Puteți dowloada programele folosite de pe site-ul Altera: https://dl.altera.com/13.0sp1/?edition=web