== Noțiuni și cunoștințe necesare ==

* [[Tutorial_Quartus_II| Utilizarea programului de sinteză Altera Quartus II]]
* [http://wiki.dcae.pub.ro/images/f/fc/Pinii_la_care_sunt_conectati_dispozitivele_I-O_pe_placa_experimentala_DE1.pdf Lista pinilor plăcii DE1]
* [[Introducere. Verilog HDL și ModelSim|Logică booleană și sisteme de numerație]]
* Noțiuni de sintaxă [[Verilog]]
* [[Dispozitiv_de_IO:_Afișajul_cu_7_segmente|Afișajul cu 7 segmente]]

== Exemplul 1 ==

Realizați un decodor de doi biți folosind un bloc '''case'''. Testați decodorul legând intrările la switch-uri și ieșirile la led-uri.

== Exemplul 2 ==

Realizați un transcodor pentru afișajul cu 7 segmente, folosind un bloc '''case''', care să poată afișa valorile de la 0 la 3. Intrarea modulului se va numi '''value''' iar ieșirea '''out_seg'''.
Testați decodorul aplicând intrarea pe SW1 și SW0 și afișând ieșirea pe afișajul cu 7 segmente, cifra din dreapta (Digit0).

== Exerciții ==

Completați transcodorul de la exemplul 2 astfel încât să poată afișa valorile de la 0 la 15, în baza 16 (10 = A, 11 = b, 12 = C, 13 = d, 14 = E, 15 = F). Adăugați circuitului un decodor folosit pentru a selecta care din cele 4 cifre să afișeze valoarea selectată. Intrarea pentru selecția cifrei se va numi '''selection''', iar ieșirea '''out_sel'''. Corespondența între '''selection''' și cele 4 cifre cu 7 segmente de pe placa Nexys 2 este conform regulii:
* selection = 0 aprinde cifra corespunzătoare AN0
* selection = 1 aprinde cifra corespunzătoare AN1
* selection = 2 aprinde cifra corespunzătoare AN2
* selection = 3 aprinde cifra corespunzătoare AN3

Modulul top-level se va numi '''afisaj7seg'''.

=== Exercitiul 1===

*Intrarea '''value''' se va conecta la switchurile SW3-SW0 (corespunzător biților 3->0 ai '''value''', în această ordine).
*Intrarea '''selection''' se va conecta la SW7-SW6 (corespunzător biților 1->0 ai '''selection''', în această ordine).
*Biții '''out_seg''' corespund cu segmentele în modul următor:
**Bitul 7 corespunde segmentului A
**Bitul 6 corespunde segmentului B
**Bitul 5 corespunde segmentului C
**Bitul 4 corespunde segmentului D
**Bitul 3 corespunde segmentului E
**Bitul 2 corespunde segmentului F
**Bitul 1 corespunde segmentului G
**Bitul 0 corespunde segmentului P
*Ieșirile se vor conecta la pinii corespunzători pentru afișajul cu 7 segmente.

===Exercitiul 2===

*Intrarea '''value''' se va conecta la switchurile SW7-SW4 (corespunzător biților 3->0 ai '''value''', în această ordine)
*Intrarea '''selection''' se va conecta la SW1-SW0 (corespunzător biților 1->0 ai '''selection''', în această ordine)
*Biții '''out_seg''' corespund cu segmentele în modul următor:
**Bitul 7 corespunde segmentului P
**Bitul 6 corespunde segmentului A
**Bitul 5 corespunde segmentului G
**Bitul 4 corespunde segmentului D
**Bitul 3 corespunde segmentului F
**Bitul 2 corespunde segmentului B
**Bitul 1 corespunde segmentului E
**Bitul 0 corespunde segmentului C
*Ieșirile se vor conecta la pinii corespunzători pentru afișajul cu 7 segmente.

===Exercitiul 3===

*Intrarea '''value''' se va conecta la switchurile SW6-SW3 (corespunzător biților 3->0 ai '''value''', în această ordine)
*Intrarea '''selection''' se va conecta la SW2-SW1 (corespunzător biților 1->0 ai '''selection''', în această ordine)
*Biții '''out_seg''' corespund cu segmentele în modul următor:
**Bitul 7 corespunde segmentului P
**Bitul 6 corespunde segmentului G
**Bitul 5 corespunde segmentului F
**Bitul 4 corespunde segmentului E
**Bitul 3 corespunde segmentului D
**Bitul 2 corespunde segmentului C
**Bitul 1 corespunde segmentului B
**Bitul 0 corespunde segmentului A
*Ieșirile se vor conecta la pinii corespunzători pentru afișajul cu 7 segmente.

===Exercitiul 4===

*Intrarea '''value''' se va conecta la switchurile SW5-SW2 (corespunzător biților 3->0 ai '''value''', în această ordine)
*Intrarea '''selection''' se va conecta la SW7-SW6 (corespunzător biților 1->0 ai '''selection''', în această ordine)
*Biții '''out_seg''' corespund cu segmentele în modul următor:
**Bitul 7 corespunde segmentului G
**Bitul 6 corespunde segmentului B
**Bitul 5 corespunde segmentului E
**Bitul 4 corespunde segmentului C
**Bitul 3 corespunde segmentului F
**Bitul 2 corespunde segmentului A
**Bitul 1 corespunde segmentului D
**Bitul 0 corespunde segmentului P
*Ieșirile se vor conecta la pinii corespunzători pentru afișajul cu 7 segmente.

[[Fișier:transcoder.png]]

== Submiterea Exercițiilor ==

Pentru notare, se vor submite următoarele fișiere, către adresa de e-mail indicată de cadrul didactic.

O arhivă zip ce va conține:
*Un fișier Verilog cu extensia .v care conține descrierea Verilog a circuitului
*Un fișier de constrângeri, cu extensia .qsf
*Un fișier de tip proiect Quartus, cu extensia .qpf
Atentie, arhiva va contine doar cele 3 fisiere (fara directoare).

Subiectul mesajului de e-mail trebuie să respecte formatul [Nume]_[Prenume]_[Grupa]_7seg_[Nr. Exercitiu] de exemplu Petrica_Lucian_423B_7seg_4



== Recomandări pentru cadrele didactice ==
* Se vor introduce noțiunile necesare folosirii [[Dispozitiv_de_IO:_Afișajul_cu_7_segmente|afișajului cu 7 segmente]]

CID Lab Lucrarea 2

2017-03-15T13:37:25Z

2017-03-09T14:27:26Z

Lpetrica: /* 1. Crearea unui proiect */

'''Programarea plăcii experimentale DE1 cu ajutorul programului Quartus II (versiunea 13.0sp1)

Exemplu: sinteza unui sumator pe 4 biți.'''

Pentru a deschide aplicația Quartus II puteți folosi:

- shortcut-ul de pe ecran

- fișierul executabil din locația de instalare

- meniul de programe

Etapele:

=1. Crearea unui proiect=
Atunci când deschidem programul Quartus II apare un ecran de întâmpinare, unde avem opțiunea „Create new project”. Dacă nu vedem această fereastră, selectăm „New Project Wizard” din meniul File, sau selectăm File - New și apoi „New Quartus II Project”).
În ambele cazuri, se va deschide Wizard-ul care ne ajută să stabilim setările pentru noul proiect. Dacă apere un ecran de introducere, apăsăm Next (avem posibilitatea de a bifa “Don’t show this introduction again” pentru a trece peste acest pas pe viitor).

==1.1. Numele și locația proiectului==
Primul pas: setarea locației proiectului (working directory) și denumirea proiectului. Proiectul trebuie să aibe un nume, care este de obicei același cu entitatea top-level design (care se completează automat când scriem numele proiectului). Dacă în locația proiectului mai sunt și alte proiecte Quartus II, apare un ecran de avertizare.
Proiectul din acest tutorial se numește Adder și entitatea top-level design se numește tot Adder.
Veți folosi nume adecvate pentru proiectul pe care îl implementați.

==1.2. Adăugarea unor fișiere==
Dacă în proiectul nostru vom folosi fișiere pe care le-am scris anterior, le putem adăuga de la început în proiect în această fereastră. Dacă nu doriți sa adăugați fișiere deja create proiectului vostru puteți apăsa Next pentru a trece la pasul următor. Se mai pot adăuga fișiere în proiect și ulterior din meniul Settings.

==1.3. Selectarea dispozitivului==
În pasul următor (al treilea ecran din wizard) se selectează dispozitivul care va fi folosit pentru implementare. Selectați Cyclone II la Device Family. Din lista de dispozitive specifice selectati EP2C20F484C7.
(La Target device trebuie sa fie selectată opțiunea „Specific device selected in Available devices list”).
Apăsați apoi Next pentru a trece la pasul următor.

==1.4. Selectarea simulatorului==
În pagina 4 din wizard vom menționa alte programe pe care le folosim în proiectare (pentru sinteză, simulare, verificare). De exemplu, dacă vrem să folosim ModelSim, selectăm la Simulation ModelSim pentru Verilog HDL. Putem de asemenea să ne bazăm pe ce pune la dispoziție software-ul Quartus II și să trecem peste acest pas apăsând Next.

După apăsarea butonului Next va apărea ultima fereastră din New Project Wizard în care este desfășurat un rezumat al opțiunilor alese pentru crearea proiectului. După apăsarea butonului Finish proiectul va fi creat.

=2. Elaborarea fișierului sursă (entitatea top-level design)=

Entitatea top-level design este un fișier Verilog sau o schemă.

Dacă ați scris deja fișierele și le-ați adăugat cu Add Files, treceți la etapa următoare. Dacă doriți să adăugați fișiere în această fază (și nu le-ați adăugat anterior), folosiți meniul Assignments -> Settings pentru a adăuga fișiere și apoi treceți la etapa următoare.

In continuare se va explica modul de utilizarea al editorului de text Quartus II.

Exemplu de implementare: vom implementa un sumator pentru numere binare pe 4 biți, care va fi numit Adder.v.

'''Atenție!''' Modulul top-level trebuie să aibă numele specificat anterior, când s-a creat proiectul.

Pentru a utiliza editorul Quartus II, selectați File -> New.

Se va deschide o fereastră în care veți selecta Verilog HDL File, apăsați OK. Se va deschide editorul de text.

Selectați File -> Save As pentru a putea alege numele fișierului. În fereastra care apare, veți scrie numele fișierului - pentru entitatea top level design este cel pe care l-ați ales anterior - și bifați “Add file to current project”. Apăsați Save. Fișierul va fi salvat în directorul proiectului.

Intrati in editor și continuați prin a scrie codul Verilog.

Exemplu:

<syntaxhighlight lang="verilog">

module Adder (

output [4:0] out,

input [3:0] in0,

input [3:0] in1);

assign out = in0 + in1;

endmodule

</syntaxhighlight>

Salvați fișierul folosind File -> Save sau combinația de taste Ctrl-s. Pentru mai multe opțiuni ale editorului puteți accesa Tools-> Options -> Text Editor.

=3. Compilarea=

Selectați Start Compilation în meniul Processing sau apăsați butonul de compilare Start Compilation (cu simbolul folosit de obicei pentru Play) și așteptați rezultatul compilării.

Ignorați mesajele de Warning (avertizări) care apar în timpul compilării - acestea se datorează faptului că nu am fixat anumiți parametri pentru implementare.

Erorile posibile în această fază sunt în principal erori de sintaxă Verilog sau erori datorate faptului că am ales greșit numele modulului top-level.

Pentru corectarea setărilor folositi meniul Settings. De exemplu, se poate modifica entitatea top-level design din meniul Assignments - Settings.

=4. Configurarea pinilor de intrare/ieșire=

'''Adăugarea fișierului de constrângeri (Pin Assignments)'''

În timpul compilării, compilatorul Quartus II alege pinii FPGA pe care vor fi conectate intrările și ieșirile circuitului nostru.
Placa DE1 are conexiunile deja făcute între pinii FPGA și alte componente de pe placă, prin urmare nu putem folosi decât anumiți pini, conform acestor conexiuni.
Pentru intrările circuitelor proiectate de noi putem folosi cele 10 comutatoare și cele butoane ale plăcii.
Pentru ieșiri putem folosi cele 18 leduri (10 leduri roșii și 8 leduri verzi) și afișajul 7 segmente.

De exemplu, vom lega intrarea in0 la switch-urile SW0 - SW3, intrarea in1 la switch-urile SW4 - SW7 și ieșirea out la ledurile LEDR0 - LEDR4.
Consultați tabelul din documentația plăcii pentru corespondența pinilor.

Asignarea pinilor se face folosind Assignment Editor sau Pin Planner. Selectați Assignments -> Assignment Editor. Se va deschide o fereastră ca cea din imaginea următoare:

În acest editor, trebuie să scriem toate porturile circuitului și pinii la care le conectăm.
Este mai simplu să facem această asociere în Pin Planner, unde trebuie să modificăm doar coloana „Location”. Observați că modificările făcute în Pin Planner se salveză automat în Assignement Editor.

Placa DE1 are asignări fixe de pini. Terminarea unui design poate ajuta utilizatorul prin folosirea acelorași asignări de pini pentru proiecte viitoare. Se poate încărca un fișieri de Pin Assignments selectând Assignments -> Import Assignments. (Se poate utiliza fișierul cu toate asignările pinilor de pe placa DE1 – DE1_pin_assignments.csv , editând denumirile). Salvați modificările.
După asignarea pinilor rezultatul va arăta ca în imaginea de mai jos:

Recompilați utilizând butonul Start Compilation și așteptați rezultatul compilării.

=5. Programarea plăcii=

Etapa de programare a plăcii FPGA se desfășoară în felul următor:

Porniți placa folosind butonul roșu.

Atenție: asigurați-vă în acest moment că placa este pornită (cablul de alimentare este conectat, cablul USB este conectat, butonul roșu apăsat, Switch-ul RUN/PROG este pe poziția RUN).

Selectați Tools -> Programmer (sau apăsați pe butonul Programmer) pentru a ajunge la fereastra din figura următoare:

În partea de sus, trebuie să aveți selectat USB-Blaster și Modul JTAG.

Dacă USB-Blaster nu este selectat automat, apăsați pe butonul Hardware Setup și selectați USB-Blaster în fereastra care apare.

Dacă nu apare nici un fișier în fereastră apăsați butonul Add File și selectați fișierul Adder.sof (Acest fișier este creat de compilator). Îl găsiți în folderul proiectului, în folderul Output Files.

Asigurați-vă ca device-ul selectat este EP2C20F484 (în jumătatea de jos a ecranului).

Acum puteți apăsa butonul Start și veți aștepta programarea plăcii. În colțul din dreapta sus al ferestrei aveți un indicator de progres.

Erorile în această fază se pot datora faptului că nu ați setat corect dispozitul în proiect (se poate corecta această setare greșită în meniul Assignements/Device.

După ce programarea a fost finalizată puteți testa funcționarea corectă circuitului utilizând Switch-urile SW0-SW7 și observând rezultatele sumatorului pe ledurile roșii LEDR0-LEDR4.

Circuite Integrate Digitale (laborator)

2017-03-09T14:23:31Z

Lpetrica: /* Tutoriale și documentații */

== Scopul laboratorului ==

Scopul laboratorului de Circuite Integrate Digitale este de a introduce studentului conceptele necesare pentru design digital, asimilarea unui nou limbaj, Verilog, utilizat pentru descriere hardware, precum și familiarizarea cu unelte software de simulare și sinteză.

== Tutoriale și documentații ==

# [[Introducere. Verilog HDL]] (Sintaxa [[Verilog]])
# [[Introducere în sinteza pe FPGA. Xilinx ISE]], [[Tutorial Xilinx ISE (14.7)]], [[Tutorial Quartus II]], [http://wiki.dcae.pub.ro/images/f/fc/Pinii_la_care_sunt_conectati_dispozitivele_I-O_pe_placa_experimentala_DE1.pdf Lista pinilor plăcii DE1]
# [[Memorii ROM]]. [[Dispozitiv de IO: Afișajul cu 7 segmente]]. [[Circuite secvențiale]]. [[Numărătorul]].
# [[Memorii RAM]]. [[Circuitul de debounce]].
# [[Divizorul de frecvență]]. [[Generator de impulsuri cu factor de umplere variabil]]. [[Decodorul]].
# [[Automate]]. [[Tastatura PS2]].

== Lucrări de laborator ==

# [[CID Lab Lucrarea 0]]
# [[CID Lab Lucrarea 1]]
# [[CID Lab Lucrarea 2]]
# [[CID Lab Lucrarea 3]]
# [[CID Lab Lucrarea 4]]
# [[CID Lab Lucrarea 5]]


== Regulament de desfășurare a laboratorului ==

Următoarele reguli se aplică activităților desfășurate în cadrul laboratoarelor de CID.

* Activitatea de laborator se desfăşoară pe parcursul a 7 şedinte de cate 100 minute fiecare şi constă în rezolvarea cerinţelor şi temelor indicate în platformele de laborator și de către cadrele didactice.
* Studenții pot absenta, urmând a recupera lucrarea de laborator respectivă. Un student se poate prezenta pentru a recupera sau a lucra suplimentar la orice cadru didactic sau interval orar, fară însă a avea prioritate la staţiile de lucru.
* În sala de laborator au acces doar 14 studenţi, ce vor lucra fiecare la un calculator. Grupele se împart în aşa fel încât semigrupa să nu depăşească această limită. În mod excepţional un student poate opta de la bun început să participe la şedinţele de laborator cu o altă grupă, dar numai daca semigrupele respectivei grupe sunt incomplete.
* Evaluarea studenților este făcută pe baza rezolvării temelor date (50p) și a unui colocviu în ultima sesiune de laborator (50p). Prezenţa pasivă nu se punctează.
** Temele vor fi atribuite studentilor în timpul sesiunii de laborator, fiecare temă evaluând noțiunile din lucrarea de laborator asociată.
*** Temele vor fi realizate în timpul orei de laborator și vor fi predate pe e-mail la sfârșitul orei de laborator.
*** Temele vor fi verificate automat împotriva plagierii, și notele vor fi acordate conform unui barem transmis studenților odată cu enunțul temei.
*** Plagierea unei teme de laborator duce la pierderea întregului punctaj asociat temei respective.
** Colocviul constă în implementarea unui circuit digital, descris în Verilog, folosind cunoștințele acumulate în timpul lucrărilor de laborator.
** Pentru promovare este necesară obținerea a cel puțin 25/50 de puncte la colocviul de laborator.
** Colocviul poate fi repetat în sesiunea de restanțe în caz de nepromovare.
* În afară de prima platforma, studentul are obligaţia să citească platforma înaintea orei de laborator. În prima parte a laboratorului, este indicat să pună întrebări pentru a lămuri lucrurile pe care nu le-a înţeles după citirea platformei.
* La plecarea din sala de laborator nu închideţi staţiile de lucru.
* Modulele scrise in Verilog se pot transfera la începutul sau/şi la sfârşitul laboratorului folosind adresa personală de e-mail.
* Orice defecţiune (produsă cu intenţia studentului) platformelor de laborator, aparaturii de laborator, cablurilor de legatură sau calculatorului, se penalizează cu nota 4 (nota finală) la laborator. Prin "defectiune produsă cu intenţia studentului" se înţelege:
** atingerea părţilor metalice ale circuitelor sensibile la descărcări electrostatice (MOS);
** modificarea poziţiei regletelor sau jumper-ilor care duce la distrugerea circuitelor (fără a cunoaşte foarte bine funcţionarea circuitului);
** îndoirea sondelor, ruperea cablurilor sau mufelor de legatură;
** distrugerea aparaturii de laborator prin măsurători necorespunzătoare (măsurarea tensiunii cu ampermetrul, folosirea osciloscopului pe scara de sensibilitate maxima pentru măsurarea tensiunilor ridicate, scurtciruitarea ieşirii generatorului de semnal, scurtcircuitarea ieşirii sursei de tensiune, aplicarea unor tensiuni necorespunzătoare pe plăcile de test) sau prin aplicarea unor tensiuni necorespunzătoare circuitelor măsurate;
** orice intervenţie fizică prin lovire sau bruscare a carcasei aparatului sau a comutatoarelor de pe panou;
** conectarea mufelor de legatură între platformă şi aparate cât timp acestea se află sub tensiune.
* Cadrul didactic va oferi următoarele servicii studentului:
** În primele 10 minute din fiecare laborator, va raspunde întrebarilor studenţilor referitoare la lucrările anterioare de laborator, sau materialele didactice corespunzătoare lucrării curente, citite acasă.
** Va răspunde tuturor întrebărilor pertinente ale studenţilor din timpul laboratorului, legate de subiectul lucrării în curs.
** În cazul în care studentul pune o întrebare care arată faptul că nu a citit platforma, va fi ghidat către platforma de laborator respectivă şi invitat politicos să citească respectivul paragraf.
** Va incepe orele la momentul programat, cu punctualitate maximă.

== Evaluare pe parcurs ==

Catalogul laboratorului de CID poate fi găsit [https://docs.google.com/spreadsheets/d/1Vw8MRv7Amu-FUeQRvJCbdGJLjSAe2UbEiSzEDHPrI4Y/edit?usp=sharing aici]

== Colocviu de laborator ==

=== Regulament ===

* Condiții de promovare: 25p/50p la colocviu, minim 50p/100p din punctajul total.
* Subiectele NU vor conține exemple de cod Verilog. Singurele exemple pot fi găsite în platformele de laborator.
* Toate telefoanele mobile se vor pune ''ÎNCHISE'' pe catedră. Studentul găsit cu mobil asupra lui va primit automat 0 puncte.
* Foile albe se centralizează la catedră și se distribuie după necesități studenților.
* Studenții vor avea acces doar la wiki.dcae.pub.ro.
* Studenții vor semna la intrarea în laborator o declarație de onestitate prin care se obligă să nu fraudeze examinarea.

=== Timeline ===

* '''xy:00''': Început colocviu (maximă punctualitate). Telefoanele puse la catedră, închise, declarațiile de onestitate citite și semnate.
* '''xy:08''': Se oprește accesul la Internet. Se împart foile cu subiecte. Se răspunde sumar, dacă sunt întrebări (relative la exprimare).
* '''xy:15''': Se rulează scriptul de curățat calculatoarele și începe lucrul pe computer.
* '''(xy+1):05''': Se termină lucrul pe computer și programul ISE se închide. Se face a arhivă ZIP cu fișerele .v, .ucf, .xise.
* '''(xy+1):05''': Începe evaluarea studenților. Se verifică timestamp-ul fișierelor din arhivă.
* '''(xy+1):45''': Se termină evaluarea studenților (aproximativ 3 minute/student). Se pornește accesul la Internet. Studentul trimite arhiva pe email în următoarele 10 minute.
* '''(xy+1):55''': Se aerisește sala.

Subiectele se vor rezolva deci în 50 de minute.

=== Reevaluare Colocviu ===

Studenții pot contesta rezultatele colocviului, reevaluarea fiind realizată de un alt cadru didactic decât cel care a realizat corectura inițială, dar folosind aceeași grilă de punctaj. Nota obținută în urma re-corectarii este finală, indiferent daca este mai mică sau mai mare decât cea obținută inițial. Datorită timpului limitat al cadrelor didactice, vă rugăm să solicitati reevaluarea doar din motive întemeiate.

== Link-uri externe ==

# https://www.youtube.com/watch?v=lNuPy-r1GuQ - logica binară explicată cu piese de domino

CID Lab Lucrarea 1

2017-03-09T12:13:25Z

Lpetrica: /* Exemplu */

Materiale didactice

2016-05-07T12:38:27Z

Lpetrica: /* Lista laboratoarelor */

Scopul acestei pagini este de a centraliza platformele de laborator dar și toate resursele auxiliare pentru cursurile și laboratoarele ținute în cadrul departamentului de Dispozitive, Circuite și Aparate Electronice.

== Lista cursurilor ==
* [[Circuite Integrate Digitale (curs)|Circuite Integrate Digitale]]
* [[Dispozitive Semiconductoare de Putere (curs)|Dispozitive Semiconductoare de Putere]]
* [[Structuri de Date și Algoritmi (curs)|Structuri de Date și Algoritmi]]
* [[Senzori si Circuite de Conditionare a Semnalelor (curs)|Senzori si Circuite de Conditionare a Semnalelor]]
* [[Programarea Calculatoarelor (curs)|Programarea Calculatoarelor]]
* [[Programare Orientată Obiect (curs)|Programare Orientată Obiect]]
* [[Tehnici de proiectare VLSI (curs)|Tehnici de proiectare VLSI]]

== Lista laboratoarelor ==
* [[Circuite Integrate Digitale (laborator)|Circuite Integrate Digitale]]
* [[Dispozitive Semiconductoare de Putere (laborator)|Dispozitive Semiconductoare de Putere]]
* [[Dispozitive Electronice(laborator)|Dispozitive Electronice]]
* [[Programare Orientată Obiect]]
* [[Structuri de Date și Algoritmi]]
* [[Circuite Integrate și Sisteme de Achiziție]]
* [[Programarea Calculatoarelor (laborator)|Programarea Calculatoarelor]]
* [[Tehnici de proiectare VLSI (laborator)|Tehnici de proiectare VLSI]]

== Lista seminariilor ==
* [[Circuite integrate digitale (seminar)|Circuite Integrate Digitale]]

== Regulamente ==
* [[Regulamentul laboratoarelor POO și ASC]]

Main Page

2016-05-07T12:37:44Z

Lpetrica: /* Projects List */

The purpose of this page is the index the lab tutorials and tasks, as well as the auxiliary resources for the lectures and laboratories taught within the DCAE department.

== Course List ==

* [[Integrated Digital Circuits (lecture)]]
* [[Data Structures and Algorithms]]
* [[Power Semiconductor Devices]]

== Laboratories List ==
* [[Advanced Digital Systems]]
* [[Data Structures and Algorithms (lab)]]
* [[Digital Integrated Circuits (lab)|Digital Integrated Circuits]]
* [[Object Oriented Programming]]
* [[Power Semiconductor Devices (lab)]]

== Evaluation Forms ==
* [[Evaluation Forms 2014-2015, Semester I]]
* [[Evaluation Forms 2014-2015, Semester II]]

Materiale didactice

2016-05-07T12:36:53Z

Lpetrica:

Scopul acestei pagini este de a centraliza platformele de laborator dar și toate resursele auxiliare pentru cursurile și laboratoarele ținute în cadrul departamentului de Dispozitive, Circuite și Aparate Electronice.

== Lista cursurilor ==
* [[Circuite Integrate Digitale (curs)|Circuite Integrate Digitale]]
* [[Dispozitive Semiconductoare de Putere (curs)|Dispozitive Semiconductoare de Putere]]
* [[Structuri de Date și Algoritmi (curs)|Structuri de Date și Algoritmi]]
* [[Senzori si Circuite de Conditionare a Semnalelor (curs)|Senzori si Circuite de Conditionare a Semnalelor]]
* [[Programarea Calculatoarelor (curs)|Programarea Calculatoarelor]]
* [[Programare Orientată Obiect (curs)|Programare Orientată Obiect]]
* [[Tehnici de proiectare VLSI (curs)|Tehnici de proiectare VLSI]]

== Lista laboratoarelor ==
* [[Advanced Digital Systems]]
* [[Advanced FPGA Design]]
* [[Circuite Integrate Digitale (laborator)|Circuite Integrate Digitale]]
* [[Dispozitive Semiconductoare de Putere (laborator)|Dispozitive Semiconductoare de Putere]]
* [[Dispozitive Electronice(laborator)|Dispozitive Electronice]]
* [[Programare Orientată Obiect]]
* [[Structuri de Date și Algoritmi]]
* [[Circuite Integrate și Sisteme de Achiziție]]
* [[Programarea Calculatoarelor (laborator)|Programarea Calculatoarelor]]
* [[Tehnici de proiectare VLSI (laborator)|Tehnici de proiectare VLSI]]

== Lista seminariilor ==
* [[Circuite integrate digitale (seminar)|Circuite Integrate Digitale]]

== Regulamente ==
* [[Regulamentul laboratoarelor POO și ASC]]