



Circuite integrate digitale

Curs 7



Cuprins

- Funcții logice: definire prin diagrame
- corespondențe (expresii, tabel, diagramă)
- minimizarea funcțiilor logice cu diagrame
- implementare cu MUX, DMUX, DCD

- breviar operatori Verilog



Funcții logice

- definire: funcții care au variabile logice și iau valori logice
- exprimare
 - expresii logice
 - tabel de adevăr
 - diagrame VK (Veitch, Karnaugh)
- implementare



Implementarea unei funcții logice

- **funcție exprimată în limbaj natural**
... cu ajutorul tabelului sau al raționamentelor logice deducem
- **expresia logică a funcției**
... cu ajutorul algebrei logice sau al diagramelor urmărim să ajungem la
- **expresia minimală a funcției** (cea mai simplă)
- **circuitul logic cu porți** "transcrie" această expresie



Minimizarea funcțiilor logice

- aducerea la forma cea mai simplă
 - cu algebră logică
 - cu un algoritm care folosește diagrame logice
- circuitele cu porți logice traduc expresia!



Definiții

- configurație binară pe n biți
- mintermen (minterm)
- termeni logici adiacenți
- FND



Tabele de adevăr

- definire exhaustivă
- pentru n variabile: 2^n linii
 - există $\exp(2^n)$ funcții de n variabile
- fiecare linie corespunde unui mintermen



Corespondențe

- tabel – expresie (FND)
- expresie – tabel



Diagrame logice (diagrame VK)

- simplificarea este generată de adiacențe
- diagramele reprezintă o redesenare a tabelelor de adevăr pentru a evidenția adiacențele
- ex 2, 3, 4 variabile
- corespondențe tabel – diagramă, diagramă – tabel



Algoritmul de minimizare

- varianta clasică
- funcții incomplet definite
- funcții cu variabile incluse



Corespondențe

- diagramă – expresie
- expresie – diagramă

- obs. atunci când trebuie să trecem de la o expresie la un tabel de adevăr, este mai avantajos să completăm mai întâi diagrama




Aplicații

- sumatorul complet pe 1 bit – bitul de carry
- diferite diagrame 3 variabile
- multiplicator pentru numere pe 2 biți
- diferite diagrame 4 variabile

Exemplu: sumator complet pe 1 bit

$$\begin{aligned}\text{sum} &= a'b'c + a'bc' + ab'c' + abc = \\ &= a'(b'c + bc') + a(b'c' + bc) = \\ &= a'(b \oplus c) + a(b \oplus c)' = \\ &= a \oplus (b \oplus c) = \\ &= a \oplus b \oplus c\end{aligned}$$

$$\begin{aligned}\text{carry} &= a'bc + ab'c + abc' + abc = \\ &= (a'b + ab')c + ab(c' + c) = \\ &= (a \oplus b)c + ab\end{aligned}$$




a	b	c	sum	carry
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Sumator complet pe 1 bit: schemă logică

Expresii logice:

$$\text{sum} = a \oplus b \oplus c = (a \oplus b) \oplus c$$

$$\text{carry} = a b + c (a \oplus b)$$





Tema 8

- Proiectați un transcodor BCD – 7 segmente cu porți logice, folosind algoritmul de minimizare pentru funcții incomplet definite. Toate funcțiile vor fi implementate pe aceeași schemă.
- *indicație: urmăriți o minimizare pe ansamblu a funcțiilor (evidențiați termenii care se pot folosi în comun).*



Implementarea CLD

- cu MUX
- cu DCD sau DMUX



Implementarea cu MUX

- MUX : funcția de selecție
- pornește de la tabelul de adevăr
- generalizare: implementarea cu ROM sau RAM
- varianta optimă: tabel cu $n-2$ variabile



Implementarea cu DCD sau DMUX

- DCD calculează mintermenii
- pornește de la FND
- mai multe funcții folosesc același DCD
- cu DMUX: enable activ



Tema 9

- Reluați tema 8, implementând funcțiile logice cu DCD.
- *indicație: se va folosi un singur decodor pentru toate funcțiile*



Tipuri de operatori în Verilog

1. aritmetici
2. bit cu bit (bitwise)
3. reducere
4. logici
5. relaționali
6. deplasare
7. condiționali



Operatori aritmetici

- adunare +
- scădere –
- înmulțire *
- împărțire /
- modulo %



C2 – complement față de 2

- variabilele de tip reg, numere negative, sunt reprezentate automat în C2, dar sunt interpretate ca întregi fără semn
- ex: $A=5$, $B=2$ (pe 4 biti, rezultatul pe 5 biti)
 - $A-B=3$
 - $B-A=29$
 - $-A=27$



Operatori bit cu bit

Simbol	Operator
\sim	negare
$\&$	si
$ $	sau
\wedge	xor
$\sim \wedge, \wedge \sim$	nxor



Exemple

y1 = 8'b1011_1001

y2 = 8'b1101_0100

$\sim y1 = 0100_0110$

$y1 \& y2 = 1001_0000$

$y1 | y2 = 1111_1101$

$y1 \wedge y2 = 0110_1101$



Operatori de reducere

Simbol	Operator
$\&$	reducere, si
$\sim\&$	reducere, nand
$ $	reducere, or
$\sim $	reducere, nor
\wedge	reducere, xor
$\sim\wedge, \wedge\sim$	reducere, nxor



Exemple

- rezultatul este pe un singur bit!!!
- $x = 4'b\ 1101$
 - $\& x = 0$
 - $\sim\& x = 1$
 - $| x = 1$
 - $\wedge x = 1$
 - $\sim\wedge x = 0$



Operatori logici

simbol	operator
!	negare logică
&&	și logic
	sau logic
==	egalitate logică
!=	inegalitate logică
===	egalitate bit cu bit
!==	inegalitate bit cu bit



== si ===

- == egalitate logică strictă, x pt ambiguități
- === egalitate în logică cu 4 stări (egalitate după caz)
- ex: $110xz \quad 110xz \quad (===)$
 $110xz == 110xz$ are rezultatul x



operatori logici

- rezultatul este o valoare logică
- Atenție!!! operatorii logici pot fi folosiți inadecvat deoarece tipurile de variabile nu sunt foarte restrictive
- $A \&\& B$, pentru variabile scalare, este identic cu $A\&B$
- pentru vectori: adevărat (1 logic) \Leftrightarrow întreg pozitiv
- ex $A = 3'b110$, $B = 3'b11x$
 - $A\&\&B = 0$ (fals)
 - $A \& B = 110$ (logic adevărat)
(întreg fără semn)



Operatori relaționali

simbol	operator
<	mai mic
<=	mai mic sau egal
>	mai mare
>=	mai mare sau egal



Precizări

- rezultatul este o valoare logică (adevărat sau fals)
- pentru net-uri sau reg-uri, se compară ca numere fără semn
- orice bit z sau $x \Rightarrow$ rezultat x



Operatori deplasare

simbol	operator
<<	deplasare stanga
>>	deplasare dreapta
<<<	se păstrează bitul de semn
>>>	id.



Exemple

A = 1101_1001

A << 1 1011_0010

A << 3 1100_1000

A >> 2 0011_0110

A >>> 2 1001_0110



Operator condiționat

$y = (a==b) ? c:d$

ex. driver bus date

wire [15:0] bus_a = enable_a ? data : 16'bz

obs. definire compactata **wire** si **assign**
enable_a = x => bus_a = 16'bx



Operator concatenare


- utili pentru definirea bus-urilor
- reunesc (concateneaza) mai multi biti intr-un bus
- includ duplicarea (replicarea multipla)

$\{a, b, c\}$ //.... Concatenate a, b and c into a bus

$\{3\{a\}\}$ // Replicate a, 3 times

$\{\{5\{a\}\}, b\}$ //.. Replicate a, 5 times and concatenate to b

Precedența (prioritatea) operatorilor

simbol operator	funcție	precedență
+ - ! ~(unar)	semn, invers	maximă
* / %	aritmetici	
+ - (binari)	aritmetici	
<< >>	deplasari	
< <= > >= == != === !==	relationali	
& ~& ^ ~^ ~	reducere	
&&	logici	
? :	conditional	