CID Lab Lucrarea 1 - Revizia istoricului

Radu.pirea: /* Noțiuni și cunoștințe necesare */

2018-03-06T07:55:21Z

Noțiuni și cunoștințe necesare

2017-03-14T12:32:08Z

Exercițiul 6

2017-03-14T12:31:57Z

Exercițiul 5

2017-03-14T12:31:46Z

Exercițiul 4

2017-03-14T12:31:30Z

Exercițiul 1

2017-03-14T12:31:16Z

Exercițiul 1

2017-03-14T12:30:56Z

Exercițiul 6

2017-03-14T12:30:45Z

Exercițiul 6

2017-03-14T12:30:34Z

Exercițiul 4

2017-03-14T12:30:18Z

Exercițiul 5

@@ Linia 3: / Linia 3: @@
 * [[Tutorial_Quartus_II| Utilizarea programului de sinteză Altera Quartus II]]
 * [http://wiki.dcae.pub.ro/images/f/fc/Pinii_la_care_sunt_conectati_dispozitivele_I-O_pe_placa_experimentala_DE1.pdf Lista pinilor plăcii DE1]
 * [[Introducere. Verilog HDL și ModelSim#Introducere în Circuite Digitale|Logică booleană și sisteme de numerație]]
 * Noțiuni de sintaxă [[Verilog]]

@@ Linia 65: / Linia 65: @@
 == Exercițiul 6 ==
-Realizați descrierea în Verilog a modulului cu intrările '''a''', '''b''', '''c''' și ieșirea '''y''', cu funcționalitatea conform schemei alăturate. Implementați circuitul pe placa DE1 conectând intrările a, b, c la SW5, SW4, respectiv SW1, iar ieșirea q la LEDR7.
+Realizați descrierea în Verilog a modulului cu intrările '''a''', '''b''', '''c''' și ieșirea '''y''', cu funcționalitatea conform schemei alăturate. Implementați circuitul pe placa DE1 conectând intrările a, b, c la SW5, SW4, respectiv SW1, iar ieșirea y la LEDR7.
 [[Fișier:lab1_ex6.png]]

@@ Linia 59: / Linia 59: @@
 == Exercițiul 5 ==
-Realizați descrierea în Verilog a modulului cu intrările '''a''', '''b''', '''c''' și ieșirea '''y''', cu funcționalitatea conform schemei alăturate. Implementați circuitul pe placa DE1 conectând intrările a, b, c la SW5, SW6, respectiv SW7, iar ieșirea q la LEDG4.
+Realizați descrierea în Verilog a modulului cu intrările '''a''', '''b''', '''c''' și ieșirea '''y''', cu funcționalitatea conform schemei alăturate. Implementați circuitul pe placa DE1 conectând intrările a, b, c la SW5, SW6, respectiv SW7, iar ieșirea y la LEDG4.
 [[Fișier:lab1_ex5.png]]

@@ Linia 53: / Linia 53: @@
 == Exercițiul 4 ==
-Realizați descrierea în Verilog a modulului cu intrările '''a''', '''b''', '''c''' și ieșirea '''z''', cu funcționalitatea conform schemei alăturate. Implementați circuitul pe placa DE1 conectând intrările a, b, c la SW3, SW4, respectiv SW5, iar ieșirea q la LEDR6.
+Realizați descrierea în Verilog a modulului cu intrările '''a''', '''b''', '''c''' și ieșirea '''z''', cu funcționalitatea conform schemei alăturate. Implementați circuitul pe placa DE1 conectând intrările a, b, c la SW3, SW4, respectiv SW5, iar ieșirea z la LEDR6.
 [[Fișier:lab1_ex4.png]]

@@ Linia 35: / Linia 35: @@
 == Exercițiul 1 ==
-Realizați descrierea în Verilog a modulului cu intrările '''a''', '''b''', '''c''' și ieșirea '''d''', cu funcționalitatea conform schemei alăturate. Implementați circuitul pe placa DE1 conectând intrările a, b, c la SW2, SW4, respectiv SW6, iar ieșirea q la LEDG2.
+Realizați descrierea în Verilog a modulului cu intrările '''a''', '''b''', '''c''' și ieșirea '''d''', cu funcționalitatea conform schemei alăturate. Implementați circuitul pe placa DE1 conectând intrările a, b, c la SW2, SW4, respectiv SW6, iar ieșirea d la LEDG2.
 [[Fișier:lab1_ex1.jpg]]