CID Seminar 6 - Revizia istoricului

Rhobincu: /* Exemplul 1 */

2014-04-28T11:57:07Z

Exemplul 1

Rhobincu: /* Exemplul 1 */

2014-04-28T11:56:54Z

Exemplul 1

Rhobincu: /* Exemplul 1 */

2014-04-28T11:56:38Z

Exemplul 1

Rhobincu: /* Exemplul 1 */

2014-04-28T11:55:20Z

Exemplul 1

Rhobincu: /* Exemplul 1 */

2014-04-28T11:54:26Z

Exemplul 1

Rhobincu: /* Exemplul 1 */

2014-04-28T11:54:12Z

Exemplul 1

Rhobincu: /* Exemplul 3 */

2014-04-27T21:15:42Z

Exemplul 3

Rhobincu: /* Exemplul 2 */

2014-04-27T21:14:17Z

Exemplul 2

Rhobincu: /* Exemplul 2 */

2014-04-27T21:13:04Z

Exemplul 2

Rhobincu: /* Exemplul 1 */

2014-04-27T21:12:34Z

Exemplul 1

@@ Linia 41: / Linia 41: @@
 . Automatul va avea 3 stări: starea inițială, în care așteaptă 0, starea în care așteaptă 1 și starea de eroare, când o valoare de 0 a fost detectată după secvența de 1. Astfel, diagrama de stări este următoarea:
 [[Fișier:sem6_fig2.png]]
 . Cum numărul de stări este 3, vom avea nevoie de 2 biți pentru registrul de stare.
 .
 <syntaxhighlight lang="verilog">

@@ Linia 40: / Linia 40: @@
 '''Soluție:'''
-# Automatul va avea 3 stări: starea inițială, în care așteaptă 0, starea în care așteaptă 1 și starea de eroare, când o valoare de 0 a fost detectată după secvența de 1. Astfel, diagrama de stări este următoarea:
+. Automatul va avea 3 stări: starea inițială, în care așteaptă 0, starea în care așteaptă 1 și starea de eroare, când o valoare de 0 a fost detectată după secvența de 1. Astfel, diagrama de stări este următoarea:
 [[Fișier:sem6_fig2.png]]
-# Cum numărul de stări este 3, vom avea nevoie de 2 biți pentru registrul de stare.
+. Cum numărul de stări este 3, vom avea nevoie de 2 biți pentru registrul de stare.
+.
 <syntaxhighlight lang="verilog">
 module FSM(

@@ Linia 41: / Linia 41: @@
 # Automatul va avea 3 stări: starea inițială, în care așteaptă 0, starea în care așteaptă 1 și starea de eroare, când o valoare de 0 a fost detectată după secvența de 1. Astfel, diagrama de stări este următoarea:
 # Cum numărul de stări este 3, vom avea nevoie de 2 biți pentru registrul de stare.
+#

@@ Linia 123: / Linia 123: @@
 </syntaxhighlight>
-Aceste notațiile le putem folosi apoi în locul valorilor.
+Aceste notațiile le putem folosi apoi în locul valorilor:
 == Exemplul 2 ==

@@ Linia 41: / Linia 41: @@
 # Automatul va avea 3 stări: starea inițială, în care așteaptă 0, starea în care așteaptă 1 și starea de eroare, când o valoare de 0 a fost detectată după secvența de 1. Astfel, diagrama de stări este următoarea:
 # Cum numărul de stări este 3, vom avea nevoie de 2 biți pentru registrul de stare.
+#
 <syntaxhighlight lang="verilog">

@@ Linia 36: / Linia 36: @@
 # Folosind un bloc always secvențial și un bloc condițional case, descrieți toate tranzițiile posibile către alte stări, pentru fiecare stare posibilă;
 # Definiți și descrieți ieșirile combinaționale în funcție de starea curentă și de intrări.
 '''Observați''' că, odată ajuns într-una din stările finale, automatul se blochează. Pentru a putea trece înapoi în starea inițială, este necesar un semnal de reset. Prin urmare:

← Versiunea anterioară		Versiunea de la data 27 aprilie 2014 21:15
Linia 78:		Linia 78:

	''De ce este nevoie de porturile „ack”?''		''De ce este nevoie de porturile „ack”?''
		+
		+	== Exemplul 4 ==
		+
		+	Dacă una sau mai multe din intrările automatului sunt asincrone (își schimbă valoarea independent de frontul de ceas), atunci și intrarea registrului de stare iși poate schimba valoarea asincron. Astfel, pentru a se evita tranziția într-o stare nedefinită, sau într-o stare în care automatul nu trebuie să ajungă din starea curentă, toate stările sunt codate astfel încât între codul stării curente și codul stării următoare să difere doar un singur bit. Acest mod de codare se numește cod Gray.
		+
		+	În primul nostru exemplu, aveam 3 stări:
		+	* STATE_READ_0, codată 2'b00
		+	* STATE_READ_1, codată 2'b01
		+	* STATE_ERROR, codată 2'b10
		+
		+	Se observă aici că starea STATE_ERROR e adiacentă stării STATE_READ_1, dar codările lor diferă prin ambii biți, prin urmare acesta nu este un cod Gray. Dacă, să spunem, ne aflăm în starea STATE_READ_1 (2’b01) și intrarea automatului este 1, atunci CLC-ul care calculează starea următoare va avea la ieșire tot 2’b01. Dar, în momentul în care intrarea automatului se schimbă în 0, atunci această modificare propagă prin porți la ieșirea CLC-ului, schimbându-i valoarea acesteia în 2’b10 (starea de eroare). Totuși, știm că aceste două semnale nu pot ajunge EXACT în același timp, deci e posibil ca bitul mai puțin semnificativ să se schimbe primul, caz în care, pentru un foarte scurt interval de timp, ieșirea CLC-ului va fi 2’b00 până când ajunge la valoarea corectă de 2’b10. Similar, cel mai semnificativ bit se poate schimba primul, ducând valoarea în 2’b11 până când se stabilizează din nou în 2’b10. În ambele aceste situații, dacă valoarea greșită este memorată în registrul de stare, acest lucru implică o tranziție eronată, ori din starea STATE_READ_1 în STATE_READ_0, ori în starea invalidă 2’b11.
		+
		+	Putem reface codurile stărilor astfel:
		+	* STATE_READ_0, codată 2'b00
		+	* STATE_READ_1, codată 2'b01
		+	* STATE_ERROR, codată 2'b11
		+
		+	Analizați tranzițiile posibile datorate intrării asincrone. Ce observați?
		+
		+	''Realizați un numărător Gray pe 4 biți astfel încât oricare două valori consecutive să difere prin fix un bit. Scrieți un modul de test pentru acest circuit prin care să verificați că se comportă corect.''
		+
		+	== Temă ==
		+
		+	''Modificați automatul de la exemplul 3, astfel încât să dea rest.''

← Versiunea anterioară		Versiunea de la data 27 aprilie 2014 21:14
Linia 60:		Linia 60:

	''Testați automatul cu modulul de test de la exercițiul anterior.''		''Testați automatul cu modulul de test de la exercițiul anterior.''
		+
		+	== Exemplul 3 ==
		+
		+	''Realizați un automat finit pentru o mașină care vinde ciocolată CMOS, care costă 2,5 lei.''
		+	''Automatul acceptă monede de 50 de bani și bancnote de 1 leu. Denumiți starea curentă în funcție de suma acumulată în prezent, exprimată în multipli întregi de 50 de bani (de exemplu STATE_0_BANI, STATE_50_BANI, STATE_100_BANI etc.). Când se ajunge la suma de 2,5 lei sau mai mult, automatul va livra o ciocolată și va relua procesul, scăzând 2,5 lei din suma curentă. Automatul nu restituie restul.''
		+
		+	''Ce tip de automat ați implementat?''
		+
		+	<u>Explicații suplimentare:</u>
		+
		+	Circuitul trebuie să aibă următoarele porturi:
		+	* input load50bani – activ când este introdusă o monedă de 50 de bani
		+	* input load1leu – activ când este introdusă o bancnotă de 1 leu
		+	* output ack50bani – activ când automatul detectează inserția unei monede de 50 de bani
		+	* output ack1leu – activ când automatul detectează inserția unei bancnote de 1 leu
		+	* output productDelivered – activ când este livrată o ciocolată
		+
		+	''De ce este nevoie de porturile „ack”?''

← Versiunea anterioară		Versiunea de la data 27 aprilie 2014 21:13
Linia 54:		Linia 54:

	== Exemplul 2 ==		== Exemplul 2 ==
		+
		+	''Descrieți structural modulul de la exemplul anterior, astfel:''
		+	* ''Cele două CLC-uri vor fi definite ca module separate;''
		+	* ''Automatul va fi un modul „de top”, în care instanțiați cele două CLC-uri și registrul de stare.''
		+
		+	''Testați automatul cu modulul de test de la exercițiul anterior.''

← Versiunea anterioară		Versiunea de la data 27 aprilie 2014 21:12
Linia 52:		Linia 52:

	Aceste notațiile le putem folosi apoi în locul valorilor.		Aceste notațiile le putem folosi apoi în locul valorilor.
		+
		+	== Exemplul 2 ==