CID aplicatii 10 : Aplicatii cu numaratoare - Revizia istoricului

Mihai.antonescu: /* Exemplu: Numaratul apasarilor unui buton */

2026-04-23T10:57:29Z

Exemplu: Numaratul apasarilor unui buton

Mihai.antonescu la 22 octombrie 2024 13:56

2024-10-22T13:56:45Z

Mihai.antonescu la 22 octombrie 2024 13:55

2024-10-22T13:55:43Z

Mihai.antonescu la 22 octombrie 2024 11:48

2024-10-22T11:48:56Z

Mihai.antonescu: /* Exercitiul 4: PWM cu limita variabila */

2022-05-05T09:31:08Z

Exercitiul 4: PWM cu limita variabila

Mihai.antonescu la 15 aprilie 2022 21:24

2022-04-15T21:24:42Z

Mihai.antonescu: /* Exercitiul 2: Divizor de frecventa ce poate genera orice perioada */

2022-04-14T15:28:46Z

Exercitiul 2: Divizor de frecventa ce poate genera orice perioada

Mihai.antonescu la 3 aprilie 2022 08:48

2022-04-03T08:48:39Z

Mihai.antonescu: /* Exemplu: Numaratul apasarilor unui buton */

2022-04-03T08:46:45Z

Exemplu: Numaratul apasarilor unui buton

Mihai.antonescu: /* Exemplu: Numaratul apasarilor unui buton */

2022-04-03T08:43:23Z

Exemplu: Numaratul apasarilor unui buton

@@ Linia 205: / Linia 205: @@
 initial
 begin
-	reset_tb = 0;
+	reset_tb <= 0;
-	button_tb = 0;
+	button_tb <= 0;
 	#50;
-	reset_tb = 1;
+	reset_tb <= 1;
 	#50;
-	reset_tb = 0;
+	reset_tb <= 0;
 	#100;
 	repeat(5) 	// vreau 5 apasari de buton
 		begin
-		button_tb = 1;
+		button_tb <= 1;
 		repeat(70_000)
 			begin
 			@(posedge clock_tb);
 			end
-		button_tb = 0;
+		button_tb <= 0;
 		repeat(70_000)
 			begin

@@ Linia 38: / Linia 38: @@
 assign out = (counter == limit);
-always_ff@(posedge clock)
+always_ff @(posedge clock)
 begin
 	if(in == 0)
@@ Linia 76: / Linia 76: @@
      );
-always_ff@(posedge clock)
+always_ff @(posedge clock)
 begin
 	if(reset == 1)

@@ Linia 22: / Linia 22: @@
-'''Descrierea debouncer-ului (fisierul debounce.v):'''
+'''Descrierea debouncer-ului (fisierul debounce.sv):'''
 <syntaxhighlight lang="Verilog">
 module debounce
@@ Linia 66: / Linia 66: @@
-'''Descrierea numaratorului pe 4b(fisierul counter_4b.v):'''
+'''Descrierea numaratorului pe 4b(fisierul counter_4b.sv):'''
 <syntaxhighlight lang="Verilog">
 module counter_4b
@@ Linia 99: / Linia 99: @@
-'''Descrierea transcodorului pentru afisaj cu 7seg(fisierul transcodor_7seg.v):'''
+'''Descrierea transcodorului pentru afisaj cu 7seg(fisierul transcodor_7seg.sv):'''
 <syntaxhighlight lang="Verilog">
 module transcodor_7seg				// logica negativa
@@ Linia 134: / Linia 134: @@
-'''Descrierea sistemului, modulul de top (fisierul top.v):'''
+'''Descrierea sistemului, modulul de top (fisierul top.sv):'''
 <syntaxhighlight lang="Verilog">
@@ Linia 175: / Linia 175: @@
-'''Descrierea test bench-ului(fisierul tb.v):'''
+'''Descrierea test bench-ului(fisierul tb.sv):'''
 <syntaxhighlight lang="Verilog">
 `timescale 1ns / 1ps

@@ Linia 28: / Linia 28: @@
 		parameter limit = 20'd650000
 	) (
-		input wire clock,
+		input logic clock,
-		input wire in,
+		input logic in,
-		output wire out
+		output logic out
 	);
-reg [19:0] counter; // observatie: si circuitul de debounce foloseste un numarator
+logic [19:0] counter; // observatie: si circuitul de debounce foloseste un numarator
-reg hit;
+logic hit;
 assign out = (counter == limit);
-always@(posedge clock)
+always_ff@(posedge clock)
 begin
 	if(in == 0)
@@ Linia 70: / Linia 70: @@
 module counter_4b
+	(
-		input wire clock,
+		input logic clock,
-		input wire reset,
+		input logic reset,
-		input wire en,
+		input logic en,
-		output reg [3:0] out
+		output logic [3:0] out
      );
-always@(posedge clock)
+always_ff@(posedge clock)
 begin
 	if(reset == 1)
@@ Linia 103: / Linia 103: @@
 module transcodor_7seg				// logica negativa
+	(
-		input [3:0] in,
+		input logic [3:0] in,
-   		output reg [6:0] out
+   		output logic [6:0] out
      );
-always@(*)
+always_comb
 begin
 	case(in)
@@ Linia 139: / Linia 139: @@
 module top
+	(
-		input wire clock,
+		input logic clock,
-		input wire reset,
+		input logic reset,
-		input wire button,
+		input logic button,
-		output wire [6:0] out    // logica negativa
+		output logic [6:0] out    // logica negativa
      );
-wire debounce_0_X_out;
+logic debounce_0_X_out;
-wire [3:0] counter_4b_0_X_out;
+logic [3:0] counter_4b_0_X_out;
 debounce
@@ Linia 181: / Linia 181: @@
 module tb();
-reg clock_tb;
+logic clock_tb;
-reg reset_tb;
+logic reset_tb;
-reg button_tb;
+logic button_tb;
-wire [6:0] out_tb;
+logic [6:0] out_tb;
 top dut
@@ Linia 233: / Linia 233: @@
 endmodule
 </syntaxhighlight>
 ==Exercitii==

← Versiunea anterioară		Versiunea de la data 5 mai 2022 09:31
Linia 317:		Linia 317:
	'''Bonus:''' Incercati sa adaugati si parametri pentru LIMIT_DUTY_CYCLE_LOW si LIMIT_DUTY_CYCLE_HIGH, care sa permita factorului de umplere sa varieze doar intre ele (numaratorul va avea nevoie de intrari pentru comanda de load si data load, ca sa poata incepe de la orice valoare).		'''Bonus:''' Incercati sa adaugati si parametri pentru LIMIT_DUTY_CYCLE_LOW si LIMIT_DUTY_CYCLE_HIGH, care sa permita factorului de umplere sa varieze doar intre ele (numaratorul va avea nevoie de intrari pentru comanda de load si data load, ca sa poata incepe de la orice valoare).

		+	'''Bonus:''' Modificati circuitul astfel incat semnalul de iesire sa isi schimbe sensul de variatie al factorului de umplere cand ajunge cu acesta la capat. In forma curenta factorul de umplere creste de la 0% la 100% si apoi se reseteaza brusc la 0%, repetand acest ciclu. Se vrea ca la ajungerea la 100% sa inceapa o scadere treptata catre 0%, urmata apoi de o urcare s.a.m.d.

	===Exercitiul 5: Ceas===		===Exercitiul 5: Ceas===

@@ Linia 7: / Linia 7: @@
 ==Exemplu: Numaratul apasarilor unui buton==
-Un prim sistem simplu cu numarator poate fi cel care contorizeaza de cate ori a fost apasat un buton, sau echivalent, cate persoane/masini au trecut printr-un senzor, de cate ori a fost deschisa o usa etc. Acest sistem se poate apoi dezvolta cu usurinta pentru a numara si oamenii care trec invers prin respectivul set de senzori prin adaugarea functionalitatii de up/down la numarator.
+Un prim sistem simplu cu numarator poate fi cel care contorizeaza de cate ori a fost apasat un buton sau, echivalent, cate persoane/masini au trecut printr-un senzor, de cate ori a fost deschisa o usa etc. Acest sistem se poate apoi dezvolta cu usurinta pentru a numara si oamenii care trec invers prin respectivul set de senzori prin adaugarea functionalitatii de up/down la numarator.
 Un astfel de sistem simplu (varianta doar cu numarat intrari) ar arata in felul urmator:
@@ Linia 19: / Linia 19: @@
 Transcodorul pentru display cu 7 segmente este apoi folosit pentru o mai usoara vizualizare a numarului curent.
-'''Observatie:''' transcodorul pt 7seg din exemplul de mai jos este in logica negativa. Daca circuitul fizic este in logica pozitiva trebuie adaugat un inversor la iesirea din acesta. De asemnea consider segmentul "a" pe bitul "0" si segmentul "h" pe bitul "6".
+'''Observatie:''' transcodorul pentru 7seg din exemplul de mai jos este in logica negativa. Daca circuitul fizic este in logica pozitiva trebuie adaugat un inversor la iesirea din acesta. De asemnea consider segmentul "a" pe bitul "0" si segmentul "h" pe bitul "6".
@@ Linia 254: / Linia 254: @@
 [[Fișier:Freq_divider_output.png| 800px]]
-Implementati acest circuit si folosind ledurile prezente pe placa, incercati sa conectati bitul corespunzator la leduri astfel incat cel mai din dreapta led sa clipeasca cu o frecventa cat mai apropiata de 1s.
+Implementati acest circuit, si folosind ledurile prezente pe placa, incercati sa conectati bitul corespunzator la leduri astfel incat cel mai din dreapta led sa clipeasca cu o frecventa cat mai apropiata de 1s.
-'''Observatie:''' Printr-un astfel de divizor de frecventa minimal, un numar f mic de frecvente poate fi generat. Daca se doreste generarea unui semnal periodic cu o perioada exacta, diferita de cele posibile prin acest mecanism, se poate construi urmatorul circuit:
+'''Observatie:''' Printr-un astfel de divizor de frecventa minimal, un numar foarte mic de frecvente poate fi generat. Daca se doreste generarea unui semnal periodic cu o perioada exacta, diferita de cele posibile prin acest mecanism, se poate construi urmatorul circuit:
@@ Linia 267: / Linia 267: @@
 Prin adaugarea constantei "limit", perioada semnalului de iesire poate sa fie orice multiplu a perioadei semnalului de ceas.
-Bistabilul de tip t, se modifica atunci cand limita este atinsa si practic iesirea lui este semnalul periodic (o perioada a semnalului de iesire necesita 2 numarari pana la limita).
+Bistabilul de tip t, se modifica atunci cand limita este atinsa si practic iesirea lui este semnalul periodic dorit (cu observatia ca o perioada a semnalului de iesire necesita 2 numarari pana la limita).
-Sa se calculeze valoarea necesara pentru "limit" astfel incat pe led-uri sa se genereze semnal cu perioada exact 1s.
+Sa se calculeze valoarea necesara pentru "limit" astfel incat pe leduri sa se genereze semnal cu perioada exact 1s.
-'''Observatie:''' In FPGA exista fizic trasee speciale pentru reset si ca sinteza sa le foloseasca pe acestea in mod optim nu este recomandat sa se puna logica (cum e aici poarta sau) pe acestea. Modificati schema de mai sus astfel incat sa eliminati respectiva poarta de pe reset. (Sfat: numaratorul va avea acum si intrari de load (comanda si data) )
+'''Observatie:''' In FPGA exista fizic trasee speciale pentru reset si ca sinteza sa le foloseasca pe acestea in mod optim nu este recomandat sa se puna logica (cum e aici poarta sau) pe acestea. Modificati schema de mai sus astfel incat sa eliminati respectiva poarta de pe reset. (Sfat: numaratorul va avea acum si intrari de load: semnalul de comanda si data propriu zisa)
 ===Exercitiul 3: PWM (Pulse Width Modulation)===
@@ Linia 289: / Linia 289: @@
 Pentru testare pe placa, cei 6b ai limitei provin de la switch-uri si butoane. Afisarea se face pe led[0].
@@ Linia 300: / Linia 302: @@
-Pentru o functionalitate suplimentara, a pastra un anumit factor de umplere mai multe perioade, am adaugat inca un numarator.
+Pentru o functionalitate suplimentara, anume a pastra un anumit factor de umplere mai multe perioade, am adaugat inca un numarator.
 Pentru claritatea desenului, nu am mai tras efectiv firul de ceas catre intrarile unde acesta se duce.
@@ Linia 310: / Linia 312: @@
-'''Bonus:''' Incercati sa adaugati si parametri pentru LIMIT_DUTY_CYCLE_LOW si LIMIT_DUTY_CYCLE_HIGH, care sa permita factorului de umplere sa varieze doar intre ele. (Numaratorul va avea nevoie si de intrari pentru comanda de load si data load, ca sa poata incepe de la orice valoare)
+Testati circuitul propus prin simulare si apoi vizualizati implementarea sa pe placa. Alegeti limite potrivite astfel incat sa puteti observa usor rezultatul.
 ===Exercitiul 5: Ceas===
-Un ceas poate fi construit cifra cu cifra, folosind numaratoare si comparatoare (si transcodoare pentru display cu 7seg ca sa se vada totul mai bine pe placa)
+Un ceas poate fi construit cifra cu cifra, folosind numaratoare si comparatoare (si transcodoare pentru display cu 7seg ca sa se vada totul mai bine pe placa).
 Incercati sa implementati un ceas cu milisecunde, secunde si minute in varianta comportamentala.
@@ Linia 324: / Linia 329: @@
-Incercati si o implementare structurala a ceasului, mergand pe aceasi idee. Fiecare cifra va contine numaratorul ei. Cand numaratorul unei cifre ajunge ajunge la limita sa, va da enable pentru numaratorul cifrei urmatoare. Daca este nevoie se pot folosi si porti aditionale (ex: ca sa creasca minutul cifra zecilor secundelor trebuie sa fie 5 si cifra unitatilor secundelor trebuie sa fie 9).
+Incercati si o implementare structurala a ceasului, mergand pe aceeasi idee. Fiecare cifra va contine numaratorul ei. Cand numaratorul unei cifre ajunge ajunge la limita sa, va da enable pentru numaratorul cifrei urmatoare. Daca este nevoie se pot folosi si porti aditionale (ex: ca sa creasca minutul cifra zecilor secundelor trebuie sa fie 5 si cifra unitatilor secundelor trebuie sa fie 9).
 '''Observatie:''' Va fi nevoie de un numarator cu frecventa rezolutiei dorite (aici 1 ms sau 1s).
-'''Observatie:''' Pentru a scrie mai putin puteti face un numarator doar cu secunde si minute. Principiul de baza este acelasi si daca aveati ms.
+'''Observatie:''' Pentru a scrie mai putin puteti face un numarator doar cu secunde si minute. Principiul de baza este acelasi si daca aveati milisecunde.
-'''Observatie:''' Simularea a cateva milisecunde sau chiar secunde este un proces indelungat (dureaza minute-ore fizice). Astfel strict pentru simulari se recomanda ceasul sa functioneze cu microsecunde sau milisecunde maxim.
+'''Observatie:''' Simularea a cateva milisecunde sau chiar secunde este un proces indelungat (dureaza minute-ore fizice), astfel strict pentru simulari se recomanda ceasul sa functioneze cu microsecunde sau milisecunde maxim.

@@ Linia 263: / Linia 263: @@
 Un astfel de divizor de frecventa este construit ca in figura de mai jos:
-[[Fișier:Counter_w_limit.png | 800px]]
+[[Fișier:Freq_div_orice_freq.png | 800px]]
 Prin adaugarea constantei "limit", perioada semnalului de iesire poate sa fie orice multiplu a perioadei semnalului de ceas.
-Bistabilul de tip t, se modifica atunci cand limita este atinsa si practic iesirea lui este semnalul periodic.
+Bistabilul de tip t, se modifica atunci cand limita este atinsa si practic iesirea lui este semnalul periodic (o perioada a semnalului de iesire necesita 2 numarari pana la limita).
 Sa se calculeze valoarea necesara pentru "limit" astfel incat pe led-uri sa se genereze semnal cu perioada exact 1s.
 ===Exercitiul 3: PWM (Pulse Width Modulation)===

@@ Linia 11: / Linia 11: @@
 Un astfel de sistem simplu (varianta doar cu numarat intrari) ar arata in felul urmator:
-[[Fișier:Aplicatii_numarator_exemplu_contor_senzor.png | 600px]]
+[[Fișier:Aplicatii_numarator_exemplu_contor_senzor.png | 800px]]
 Circuitul de debounce are rolul de a "curata" semnalul de intrare, astfel incat chiar si in prezenta zgomotului sau a unei activari indelungate a senzorului/butonului, sa se contorizeze un singur eveniment. O explicatie mai detaliata puteti gasi [[Circuitul_de_debounce|aici]].
@@ Linia 243: / Linia 243: @@
 El este alcatuit doar dintr-un numarator, iar fiecare bit al acestuia va fi practic un semnal de ceas cu frecventa din ce in ce mai mica astfel (la jumate):
 bit[0] - frecventa de 2 ori mai mica decat semnalul de ceas
 bit[1] - frecventa de 2 ori mai mica decat bit[0], deci de 4 ori mai mica decat semnalul de ceas
 bit[2] - frecventa de 2 ori mai mica decat bit[1], deci de 8 ori mai mica decat semnalul de ceas
 Acest lucru se poate observa si in poza ce urmeaza:
-[[Fișier:Freq_divider_output.png| 400px]]
+[[Fișier:Freq_divider_output.png| 800px]]
 Implementati acest circuit si folosind ledurile prezente pe placa, incercati sa conectati bitul corespunzator la leduri astfel incat cel mai din dreapta led sa clipeasca cu o frecventa cat mai apropiata de 1s.
@@ Linia 260: / Linia 263: @@
 Un astfel de divizor de frecventa este construit ca in figura de mai jos:
-[[Fișier:Counter_w_limit.png | 400px]]
+[[Fișier:Counter_w_limit.png | 800px]]
 Prin adaugarea constantei "limit", perioada semnalului de iesire poate sa fie orice multiplu a perioadei semnalului de ceas.
@@ Linia 273: / Linia 276: @@
 PWM este un concept folosit foarte des in multiple ramuri ale ingineriei, de la transmisiunea informatiei pana la controlul motoarelor sau al intensitatii ledurilor din instalatii de Craciun. El se refera la a avea un semnal periodic cu factor de umplere variabil, asa cum este aratat in poza de mai jos :
-[[Fișier:Pwm.png| 400px]]
+[[Fișier:Pwm.png| 800px]]
 Generarea unui astfel de semnal periodic se face printr-un numarator si un comparator, ca in figura de mai jos:
-[[Fișier:Pwm_schematic.png | 400px]]
+[[Fișier:Pwm_schematic.png | 800px]]
 Raportul dintre limita pusa si valoarea la care numaratorul se reseteaza este practic factorul de umplere selectat.
@@ Linia 290: / Linia 295: @@
 Un astfel de circuit se realizeaza punand inca un numarator in locul limitei, ca in poza de mai jos:
-[[Fișier:Pwm_duty_cycle_up_schematic.png | 400px]]
+[[Fișier:Pwm_duty_cycle_up_schematic.png | 800px]]
 Pentru o functionalitate suplimentara, a pastra un anumit factor de umplere mai multe perioade, am adaugat inca un numarator.
@@ Linia 299: / Linia 305: @@
 Rezultatul este:
-[[Fișier:Pwm_duty_cycle_up_output.png | 400px]]
+[[Fișier:Pwm_duty_cycle_up_output.png | 800px]]
 '''Bonus:''' Incercati sa adaugati si parametri pentru LIMIT_DUTY_CYCLE_LOW si LIMIT_DUTY_CYCLE_HIGH, care sa permita factorului de umplere sa varieze doar intre ele. (Numaratorul va avea nevoie si de intrari pentru comanda de load si data load, ca sa poata incepe de la orice valoare)

← Versiunea anterioară		Versiunea de la data 3 aprilie 2022 08:43
Linia 234:		Linia 234:
	</syntaxhighlight>		</syntaxhighlight>

		+	Proiectul complet se poate descarca de aici: [https://wiki.dcae.pub.ro/images/5/53/Aplicatii_numarator_exemplu_contor.zip Exemplu_aplicatii_numarator.zip]

	==Exercitii==		==Exercitii==