Introducere în sinteza pe FPGA. Xilinx ISE - Revizia istoricului

Rhobincu: /* Legături interne */

2014-02-16T18:50:35Z

Legături interne

Rhobincu: /* Plăci FPGA disponibile */

2012-04-23T05:21:53Z

Plăci FPGA disponibile

Rhobincu: /* Legături interne */

2012-03-14T11:21:53Z

Legături interne

Rhobincu: /* Legături externe */

2012-03-14T11:21:32Z

Legături externe

Rhobincu: /* Legături externe */

2012-03-14T11:20:29Z

Legături externe

Rhobincu: /* Legături externe */

2012-03-14T11:19:36Z

Legături externe

Rhobincu: /* Etapele de sinteză */

2012-03-05T08:46:13Z

Etapele de sinteză

Rhobincu: /* Plăci FPGA disponibile */

2012-03-05T08:26:51Z

Plăci FPGA disponibile

Rhobincu: /* Legături externe */

2012-02-29T09:14:37Z

Legături externe

Rhobincu: /* Legături interne */

2012-02-29T09:14:05Z

Legături interne

@@ Linia 58: / Linia 58: @@
 <font color="red">Regulă:</font> Pentru fiecare bit al fiecărui port al modulului principal, în fișierul de constrângeri trebuie să apară câte o linie, unde acesta este legat la dispozitivul dorit de pe placă.
 </div>
 == Xilinx ISE ==

@@ Linia 66: / Linia 66: @@
 În laboratorul de CID puteți lucra cu una din următoarele plăci de dezvoltare:
-* Pegasus ([[FPGA Spartan2]])
+* [[Pegasus]]
-* Spartan 3 Starter Board ([[FPGA Spartan3]])
+* [[Spartan 3 Starter Board]]
-* Nexys 2 ([[FPGA Spartan3E]]) - în curând
+* [[Nexys 2]]
 Pentru toate plăcile disponibile, codul modelului ca și codul pachetului sunt scrise direct pe cip.

@@ Linia 54: / Linia 54: @@
 net "port_de_un_bit" loc = "P88";
 </syntaxhighlight>
 <div class="regula">

@@ Linia 35: / Linia 35: @@
 Dispozitivele de I/O (input - output) sunt legate în exteriorul cipului de FPGA la câte un pin. Fiecare din acești pini are un nume cunoscut de programul de sinteză. Aceste nume diferă de la un model de FPGA la altul. În figura dată ca exemplu, la pinul cu numele "P88" al FPGA-ului este legat un comutator (switch - SW0) care este un dispozitiv de intrare, iar la pinul "P45" este legat un led (LD0), care este un dispozitiv de ieșire. Aceste legături sunt realizate fizic la producerea plăcilor și nu pot fi modificate. Prin urmare, de cele mai multe ori, în dreptul fiecărui dispozitiv de pe o placă de dezvoltare este trecut în paranteză index-ul sau numele pinului FPGA-ului la care acesta este legat.
-Pentru placa de dezvoltare Pegasus, în dreptul fiecărui dispozitiv este trecut index-ul pinului. Ca exemplu, lângă switch-ul '''SW0''' este trecut în paranteză pinul '''(89)'''. În acest caz, numele complet al pinului, în momentul realizării legăturilor interne în FPGA este '''P89'''. Analog pentru toate dispozitivele de pe placă.
+Pentru placa de dezvoltare Pegasus, în dreptul fiecărui dispozitiv este trecut index-ul pinului. Ca exemplu, lângă switch-ul '''SW0''' este trecut în paranteză numărul '''(89)'''. În acest caz, numele complet al pinului, în momentul realizării legăturilor interne în FPGA este '''P89'''. Analog pentru toate dispozitivele de pe placă.
 Pentru placa de dezvolatare FPGA Spartan-3 Starter Board, în dreptul fiecărui dispozitiv este trecut chiar numele pinului. Ca exemplu, lângă switch-ul '''SW0''' este trecut în paranteză '''(F12)''', care este chiar numele pinului. Analog pentru toate dispozitivele de pe placă.

@@ Linia 37: / Linia 37: @@
 Pentru placa de dezvoltare Pegasus, în dreptul fiecărui dispozitiv este trecut index-ul pinului. Ca exemplu, lângă switch-ul '''SW0''' este trecut în paranteză pinul '''(89)'''. În acest caz, numele complet al pinului, în momentul realizării legăturilor interne în FPGA este '''P89'''. Analog pentru toate dispozitivele de pe placă.
-Pentru placa de dezvolatare FPGA Spartan-3 Starter Board, în dreptul fiecărui dispozitiv este trecut chiar numele pinului. Ca exemplu, lângă generatorul de ceas de pe spate este trecut în paranteză pinul '''(T9)''', care este chiar numele pinului. Analog pentru toate dispozitivele de pe placă.
+Pentru placa de dezvolatare FPGA Spartan-3 Starter Board, în dreptul fiecărui dispozitiv este trecut chiar numele pinului. Ca exemplu, lângă switch-ul '''SW0''' este trecut în paranteză '''(F12)''', care este chiar numele pinului. Analog pentru toate dispozitivele de pe placă.
 === Legături interne ===

@@ Linia 33: / Linia 33: @@
 [[Fișier:fpga4.png|thumb|Dispozitive de IO legate la pinii FPGA-ului]]
-Dispozitivele de I/O (input - output) sunt legate în exteriorul cipului de FPGA la câte un pin. Fiecare din acești pini are un nume cunoscut de programul de sinteză. Aceste nume diferă de la un model de FPGA la altul. În figura dată ca exemplu, la pinul cu numele "P88" al FPGA-ului este legat un comutator (switch - SW0) care este un dispozitiv de intrare, iar la pinul "P44" este legat un led (LD0), care este un dispozitiv de ieșire. Aceste legături sunt realizate fizic la producerea plăcilor și nu pot fi modificate. Prin urmare, de cele mai multe ori, în dreptul fiecărui dispozitiv de pe o placă de dezvoltare este trecut în paranteză index-ul sau numele pinului FPGA-ului la care acesta este legat.
+Dispozitivele de I/O (input - output) sunt legate în exteriorul cipului de FPGA la câte un pin. Fiecare din acești pini are un nume cunoscut de programul de sinteză. Aceste nume diferă de la un model de FPGA la altul. În figura dată ca exemplu, la pinul cu numele "P88" al FPGA-ului este legat un comutator (switch - SW0) care este un dispozitiv de intrare, iar la pinul "P45" este legat un led (LD0), care este un dispozitiv de ieșire. Aceste legături sunt realizate fizic la producerea plăcilor și nu pot fi modificate. Prin urmare, de cele mai multe ori, în dreptul fiecărui dispozitiv de pe o placă de dezvoltare este trecut în paranteză index-ul sau numele pinului FPGA-ului la care acesta este legat.
 Pentru placa de dezvoltare Pegasus, în dreptul fiecărui dispozitiv este trecut index-ul pinului. Ca exemplu, lângă switch-ul '''SW0''' este trecut în paranteză pinul '''(89)'''. În acest caz, numele complet al pinului, în momentul realizării legăturilor interne în FPGA este '''P89'''. Analog pentru toate dispozitivele de pe placă.

@@ Linia 24: / Linia 24: @@
 # Generare a fișierului de programare - din circuitul de la punctul anterior, se generează un fișier cu extensia '''.bit''' care conține biții de configurare pentru blocurile logice, blocurile de I/O și blocurile de interconectare corespunzătoare circuitului dorit;
 # Programarea dispozitivului - etapa în care, printr-o interfață [http://en.wikipedia.org/wiki/Jtag JTAG], se încarcă fișierul '''.bit''' în memoria SRAM a FPGA-ului, configurând astfel dispozitivul.
 == Configurarea I/O-ului ==