Diferență între revizuiri ale paginii „CID Lab Lucrarea 3”
De la WikiLabs
Jump to navigationJump to search| Linia 12: | Linia 12: | ||
* Descrieți în Verilog un modul de control pentru sistemul de afișaj cu 7 segmente. Acesta primește ca intrare valoarea care se dorește afișată (între 0 și 9) și la ieșire va genera codul de control pentru segmente și codul de control pentru cifre. Pentru valori mai mari decât 9, se va lumina forma caracterului E urmat de punct. Folosiți patru switch-uri pentru selecția valorii și 4 switch-uri pentru selecția cifrei. | * Descrieți în Verilog un modul de control pentru sistemul de afișaj cu 7 segmente. Acesta primește ca intrare valoarea care se dorește afișată (între 0 și 9) și la ieșire va genera codul de control pentru segmente și codul de control pentru cifre. Pentru valori mai mari decât 9, se va lumina forma caracterului E urmat de punct. Folosiți patru switch-uri pentru selecția valorii și 4 switch-uri pentru selecția cifrei. | ||
| + | <!-- | ||
== Cerințe suplimentare (opționale) == | == Cerințe suplimentare (opționale) == | ||
| Linia 29: | Linia 30: | ||
#:Simulați și sintetizați ciruitul. | #:Simulați și sintetizați ciruitul. | ||
# Imaginați-vă și descrieți în Verilog un circuit care să permintă vizualizarea concurentă a 4 valori distincte pe sistemul de afișaj cu 7 segmente. '''Hint:''' Dacă se aprinde secvențial fiecare cifră cu valoarea dorită cu o viteză suficient de mare, atunci senzația vizuală este că sunt toate aprinse în același timp (similar conceptului de desene animate). Simulați și sintetizați circuitul. | # Imaginați-vă și descrieți în Verilog un circuit care să permintă vizualizarea concurentă a 4 valori distincte pe sistemul de afișaj cu 7 segmente. '''Hint:''' Dacă se aprinde secvențial fiecare cifră cu valoarea dorită cu o viteză suficient de mare, atunci senzația vizuală este că sunt toate aprinse în același timp (similar conceptului de desene animate). Simulați și sintetizați circuitul. | ||
| + | --> | ||
| + | |||
| + | == Recomandări pentru cadrele didactice == | ||
| + | |||
| + | * Nu este necesară introducerea nici unei noțiuni noi, acestea fiind deja prezentate la seminar; Eventual se poate exemplifica prima linie din blocul '''case''' asociat memoriei ROM. | ||
| + | * Se va răspunde la întrebările studenților. | ||
Versiunea de la data 16 martie 2014 13:18
Noțiuni și cunoștințe necesare
- Logică booleană și sisteme de numerație
- Sintaxă Verilog
- Utilizarea programului de simulare ModelSim
- Introducere în sinteza pe FPGA. Xilinx ISE
- Utilizarea programului de sinteză Xilinx ISE
- Memorii ROM, Dispozitiv de IO: Afișajul cu 7 segmente
Cerințe
- Descrieți în Verilog un modul de control pentru sistemul de afișaj cu 7 segmente. Acesta primește ca intrare valoarea care se dorește afișată (între 0 și 9) și la ieșire va genera codul de control pentru segmente și codul de control pentru cifre. Pentru valori mai mari decât 9, se va lumina forma caracterului E urmat de punct. Folosiți patru switch-uri pentru selecția valorii și 4 switch-uri pentru selecția cifrei.
Recomandări pentru cadrele didactice
- Nu este necesară introducerea nici unei noțiuni noi, acestea fiind deja prezentate la seminar; Eventual se poate exemplifica prima linie din blocul case asociat memoriei ROM.
- Se va răspunde la întrebările studenților.
