Diferență între revizuiri ale paginii „CID Lab Lucrarea 3”
De la WikiLabs
Jump to navigationJump to search| Linia 12: | Linia 12: | ||
* Descrieți în Verilog un modul de control pentru sistemul de afișaj cu 7 segmente. Acesta primește ca intrare valoarea care se dorește afișată (între 0 și 9) și la ieșire va genera codul de control pentru segmente și codul de control pentru cifre. Pentru valori mai mari decât 9, se va lumina forma caracterului E urmat de punct. Singura cifră activă va fi cea din dreapta (AN0). Scrieți un modul de test pentru acest circuit în care să dați la intrare toate valorile de la 0 la 9, și una mai mare decât 9. Simulați modulul în Modelsim. | * Descrieți în Verilog un modul de control pentru sistemul de afișaj cu 7 segmente. Acesta primește ca intrare valoarea care se dorește afișată (între 0 și 9) și la ieșire va genera codul de control pentru segmente și codul de control pentru cifre. Pentru valori mai mari decât 9, se va lumina forma caracterului E urmat de punct. Singura cifră activă va fi cea din dreapta (AN0). Scrieți un modul de test pentru acest circuit în care să dați la intrare toate valorile de la 0 la 9, și una mai mare decât 9. Simulați modulul în Modelsim. | ||
* Descrieți în Verilog un numărător pe 32 de biți. Scrieți un modul de test pentru acest circuit care să simuleze 30 de perioade de ceas. Simulați modulul în Modelsim. | * Descrieți în Verilog un numărător pe 32 de biți. Scrieți un modul de test pentru acest circuit care să simuleze 30 de perioade de ceas. Simulați modulul în Modelsim. | ||
| − | * Folosind modulele anterioare și blocuri de instanțiere, descrieți în Verilog un circuit (numit Timer) care să utilizeze afișajul cu 7 segmente pentru arăta valoarea numărătorului. Sintetizați circuitul în Xilinx ISE și | + | * Folosind modulele anterioare și blocuri de instanțiere, descrieți în Verilog un circuit (numit Timer) care să utilizeze afișajul cu 7 segmente pentru arăta valoarea numărătorului. Sintetizați circuitul în Xilinx ISE și configurați placa de FPGA. |
'''Atenție:''' Plăcile prezente în laborator au un generator de ceas cu frecvența de 50MHz (pinul P77 pentru Spartan2 și T9 pentru Spartan3). Decideți care din cei 32 de biți ai numărătorului trebuie legați la intrarea modulului de control al afisajului pentru ca tranzițiile să poate fi observate. | '''Atenție:''' Plăcile prezente în laborator au un generator de ceas cu frecvența de 50MHz (pinul P77 pentru Spartan2 și T9 pentru Spartan3). Decideți care din cei 32 de biți ai numărătorului trebuie legați la intrarea modulului de control al afisajului pentru ca tranzițiile să poate fi observate. | ||
== Cerințe suplimentare (opționale) == | == Cerințe suplimentare (opționale) == | ||
Versiunea de la data 11 martie 2012 09:49
Noțiuni și cunoștințe necesare
- Logică booleană și sisteme de numerație
- Noțiuni de sintaxă Verilog
- Utilizarea programului de simulare ModelSim
- Introducere în sinteza pe FPGA. Xilinx ISE
- Utilizarea programului de sinteză Xilinx ISE
- Memorii ROM, Dispozitiv de IO: Afișajul cu 7 segmente, Circuite secvențiale, Numărătorul
Cerințe
- Descrieți în Verilog un modul de control pentru sistemul de afișaj cu 7 segmente. Acesta primește ca intrare valoarea care se dorește afișată (între 0 și 9) și la ieșire va genera codul de control pentru segmente și codul de control pentru cifre. Pentru valori mai mari decât 9, se va lumina forma caracterului E urmat de punct. Singura cifră activă va fi cea din dreapta (AN0). Scrieți un modul de test pentru acest circuit în care să dați la intrare toate valorile de la 0 la 9, și una mai mare decât 9. Simulați modulul în Modelsim.
- Descrieți în Verilog un numărător pe 32 de biți. Scrieți un modul de test pentru acest circuit care să simuleze 30 de perioade de ceas. Simulați modulul în Modelsim.
- Folosind modulele anterioare și blocuri de instanțiere, descrieți în Verilog un circuit (numit Timer) care să utilizeze afișajul cu 7 segmente pentru arăta valoarea numărătorului. Sintetizați circuitul în Xilinx ISE și configurați placa de FPGA.
Atenție: Plăcile prezente în laborator au un generator de ceas cu frecvența de 50MHz (pinul P77 pentru Spartan2 și T9 pentru Spartan3). Decideți care din cei 32 de biți ai numărătorului trebuie legați la intrarea modulului de control al afisajului pentru ca tranzițiile să poate fi observate.
