Diferență între revizuiri ale paginii „Arhitectura Sistemelor de Calcul”
De la WikiLabs
Jump to navigationJump to search| (Nu s-au afișat 11 versiuni intermediare efectuate de același utilizator) | |||
| Linia 1: | Linia 1: | ||
# [[Laboratorul 1]] | # [[Laboratorul 1]] | ||
# [[Laboratorul 2]] | # [[Laboratorul 2]] | ||
| + | # [[Laboratorul 4]] | ||
| + | # [[Laboratorul 6]] | ||
== Tutoriale == | == Tutoriale == | ||
| + | |||
| + | [[Tutorial Vivado]] | ||
[https://wiki.dcae.pub.ro/images/8/89/QuartusNewProjectTutorial.pdf Quartus New Project Tutorial] | [https://wiki.dcae.pub.ro/images/8/89/QuartusNewProjectTutorial.pdf Quartus New Project Tutorial] | ||
| Linia 10: | Linia 14: | ||
== Suport software == | == Suport software == | ||
| + | === Xilinx === | ||
| + | [[Tutorial instalare Vivado]] | ||
| + | |||
| + | === Intel === | ||
[http://fpgasoftware.intel.com/14.1/?edition=web&platform=windows&download_manager=dlm3 Quartus II Web Edition 14.1]. | [http://fpgasoftware.intel.com/14.1/?edition=web&platform=windows&download_manager=dlm3 Quartus II Web Edition 14.1]. | ||
| Linia 16: | Linia 24: | ||
Pentru a seta calea simulatorului Modelsim pentru Quartus Lite 18.1 din meniul Tools -> Options ... -> EDA Tool Options se alege pentru ModelSim Altera calea | Pentru a seta calea simulatorului Modelsim pentru Quartus Lite 18.1 din meniul Tools -> Options ... -> EDA Tool Options se alege pentru ModelSim Altera calea | ||
/opt/intelFPGA_lite/18.1/modelsim_ase/bin | /opt/intelFPGA_lite/18.1/modelsim_ase/bin | ||
| + | |||
| + | == [http://users.dcae.pub.ro/~zhascsi/exam/asc/asc_1.pdf colocviu] == | ||
| + | |||
| + | == [http://users.dcae.pub.ro/~zhascsi/exam/asc/part.txt refacere partial] == | ||
Versiunea curentă din 5 octombrie 2021 11:51
Tutoriale
Suport software
Xilinx
Intel
(Pentru o instalare minimală selectați doar Cyclone V din lista de familii FPGA suportate)
Pentru a seta calea simulatorului Modelsim pentru Quartus Lite 18.1 din meniul Tools -> Options ... -> EDA Tool Options se alege pentru ModelSim Altera calea /opt/intelFPGA_lite/18.1/modelsim_ase/bin
