Tutorial Xilinx ISim

Orice simulare în Xilinx ISim începe cu un nou proiect, fie prin selectarea File->New Project, fie prin apăsarea butonului New Project de pe fereastra inițială:

În fereastra care se deschide, sunteți invitați să completați numele proiectului, calea până la directorul în care vor fi salvate fișierele (pentru laborator, selectati /home/student/ise), precum și o scurtă descrie opțională. Apoi apăsați Next >:

Următoarea fereastră conține un număr de setări ce au legătură cu modelul de FPGA folosit pentru sinteză. Aceste setări vor fi relevante pentru laborator. Acum, verificați doar că simulatorul ales este ISim, apoi dați click pe Next >:

Va apărea o nouă fereastă cu un sumar al opțiunilor alese, după care, apăsând pe Finish, proiectul se va crea efectiv.

Următorul pas este să adăugăm fișiere la proiect. Acest lucru se realizează simplu, dând click-dreapta pe zona ierarhiei din stânga sus, acolo unde acum scrie Empty View și selectând New Source... din meniul contextual:

În continuare vi se va cere tipul de sursă pe care doriți să o creați (selectați Verilog Module), numele fișierului (vom tasta Incrementer), și calea până la directorul în care se va salva (îl vom lăsa implicit). Apoi se d[ click pe Next >: