Contribuții utilizator
De la WikiLabs
Jump to navigationJump to search- 10 martie 2012 20:03 dif ist +1 Circuite secvențiale →Reset pentru circuitele secvențiale
- 10 martie 2012 20:03 dif ist +6 Circuite secvențiale →Circuite de memorare. Registrul
- 10 martie 2012 20:02 dif ist +781 Circuite secvențiale →Reset pentru circuitele secvențiale
- 10 martie 2012 19:53 dif ist +44 Circuite secvențiale →Circuite de memorare. Registrul
- 10 martie 2012 19:51 dif ist 0 N Fișier:Seq3.png actuală
- 10 martie 2012 19:49 dif ist +1 Circuite secvențiale →Circuite de memorare. Registrul
- 10 martie 2012 19:49 dif ist +554 Circuite secvențiale →Circuite de memorare. Registrul
- 10 martie 2012 19:40 dif ist 0 N Fișier:Seq2.png actuală
- 10 martie 2012 19:40 dif ist +72 Circuite secvențiale
- 10 martie 2012 19:33 dif ist +172 Circuite secvențiale →Circuite de memorare. Registrul
- 10 martie 2012 19:31 dif ist +51 Circuite secvențiale →Circuite de memorare. Registrul
- 10 martie 2012 19:28 dif ist +220 Circuite secvențiale →Circuite de memorare. Registrul
- 10 martie 2012 19:26 dif ist +328 Circuite secvențiale →Circuite de memorare. Registrul
- 10 martie 2012 19:22 dif ist +6 Circuite secvențiale →Semnalul de ceas
- 10 martie 2012 19:22 dif ist +6 SystemVerilog →Module de test (nesintetizabile)
- 10 martie 2012 19:21 dif ist 0 Circuite secvențiale →Semnalul de ceas
- 10 martie 2012 19:21 dif ist 0 Circuite secvențiale →Semnalul de ceas
- 10 martie 2012 19:20 dif ist +144 Circuite secvențiale →Semnalul de ceas
- 10 martie 2012 19:17 dif ist +39 Circuite secvențiale →Semnalul de ceas
- 10 martie 2012 18:58 dif ist 0 N Fișier:Seq1.png actuală
- 10 martie 2012 18:57 dif ist +52 Circuite secvențiale →Semnalul de ceas
- 10 martie 2012 18:46 dif ist 0 N Fișier:Seq0.png actuală
- 10 martie 2012 18:45 dif ist +455 SystemVerilog →Module de test (nesintetizabile)
- 10 martie 2012 18:41 dif ist -15 SystemVerilog →Blocuri always secvențiale. Asignări non-blocante (non-blocking assignments)
- 10 martie 2012 18:40 dif ist -24 SystemVerilog →Implementarea modulelor Verilog
- 10 martie 2012 18:40 dif ist +396 N Circuite secvențiale Pagină nouă: Circuitele secvențiale sunt circuitele care sunt sincronizate de un semnal de ceas, adică ale căror ieșiri nu se modifică decât pe frontul pozitiv (sau negativ, în funcție de ...
- 10 martie 2012 18:24 dif ist +137 Dispozitiv de IO: Afișajul cu 7 segmente →Controlul cifrei
- 10 martie 2012 18:16 dif ist +24 Dispozitiv de IO: Afișajul cu 7 segmente →Controlul cifrei
- 10 martie 2012 18:12 dif ist +621 Dispozitiv de IO: Afișajul cu 7 segmente →Controlul cifrei
- 10 martie 2012 18:05 dif ist +163 Dispozitiv de IO: Afișajul cu 7 segmente →Control
- 10 martie 2012 17:55 dif ist +11 Memorii ROM →Implementarea unei memorii ROM
- 10 martie 2012 17:55 dif ist +36 Memorii ROM →Implementarea unei memorii ROM
- 10 martie 2012 17:53 dif ist +538 Dispozitiv de IO: Afișajul cu 7 segmente →Control
- 10 martie 2012 17:44 dif ist 0 Fișier:Seg1.png încărcat o versiune nouă a fișierului "Fișier:Seg1.png"
- 10 martie 2012 17:44 dif ist 0 N Fișier:Seg1.png
- 10 martie 2012 17:43 dif ist +462 Dispozitiv de IO: Afișajul cu 7 segmente
- 10 martie 2012 17:18 dif ist 0 Fișier:Seg0.gif încărcat o versiune nouă a fișierului "Fișier:Seg0.gif" actuală
- 10 martie 2012 17:16 dif ist +1 Dispozitiv de IO: Afișajul cu 7 segmente
- 10 martie 2012 17:16 dif ist 0 N Fișier:Seg0.gif
- 10 martie 2012 17:16 dif ist +215 N Dispozitiv de IO: Afișajul cu 7 segmente Pagină nouă: thumb|Afișajul cu 7 segmente Afișajul cu 7 segmente este utilizat pentru a afișa valori numerice (sau chiar alfanumerice) în format natural, mai degrabă dec...
- 10 martie 2012 17:09 dif ist +9 Circuite Integrate Digitale (laborator) →Tutoriale și documentații
- 10 martie 2012 17:07 dif ist +369 Memorii ROM
- 10 martie 2012 16:45 dif ist 0 N Fișier:Rom1.png actuală
- 10 martie 2012 16:45 dif ist +57 Memorii ROM →Interfața unei memorii ROM
- 10 martie 2012 16:31 dif ist 0 N Fișier:Rom0.png actuală
- 10 martie 2012 16:30 dif ist +56 Memorii ROM →Interfața unei memorii ROM
- 10 martie 2012 16:25 dif ist +1 Memorii ROM →Interfața unei memorii ROM
- 10 martie 2012 16:23 dif ist +1.854 N Memorii ROM Pagină nouă: Majoritatea funcțiilor implementate de circuite combinaționale pot fi descrise analitic, adică ieșirea poate fi calculată aplicând operatori (adunare, scădere, shiftare, op...
- 10 martie 2012 16:02 dif ist +16 Circuite Integrate Digitale (laborator) →Tutoriale și documentații
- 5 martie 2012 08:46 dif ist +156 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
