Applications 6: Istoricul versiunilor

7 aprilie 2019

• actualăprec 16:147 aprilie 2019 16:14‎ Zhascsi discuție contribuții‎ 7.509 octeți +841‎ →‎Exercise 1

4 aprilie 2019

• actualăprec 05:304 aprilie 2019 05:30‎ Zhascsi discuție contribuții‎ 6.668 de octeți +835‎ Fără descriere a modificării
• actualăprec 05:144 aprilie 2019 05:14‎ Zhascsi discuție contribuții‎ 5.833 de octeți +5‎ Fără descriere a modificării
• actualăprec 05:124 aprilie 2019 05:12‎ Zhascsi discuție contribuții‎ 5.828 de octeți +392‎ →‎Exercise 1

3 aprilie 2019

• actualăprec 21:123 aprilie 2019 21:12‎ Zhascsi discuție contribuții‎ 5.436 de octeți +14‎ →‎the shift operator
• actualăprec 21:103 aprilie 2019 21:10‎ Zhascsi discuție contribuții‎ 5.422 de octeți +1.010‎ Fără descriere a modificării
• actualăprec 10:573 aprilie 2019 10:57‎ Zhascsi discuție contribuții‎ 4.412 octeți +1‎ →‎clock generation in testbench
• actualăprec 07:353 aprilie 2019 07:35‎ Zhascsi discuție contribuții‎ 4.411 octeți +3.681‎ Fără descriere a modificării

2 aprilie 2019

• actualăprec 21:582 aprilie 2019 21:58‎ Zhascsi discuție contribuții‎ 730 de octeți +730‎ Pagină nouă: == Exercise 1 == === D flip-flop === Fișier: dreg1.png the output takes the value of the input, <syntaxhighlight lang="Verilog" inline>q <= d</syntaxhighlight>, but only at...