CID Lab Lucrarea 3: Diferență între versiuni
De la WikiLabs
Jump to navigationJump to search
| Linia 14: | Linia 14: | ||
<!-- | <!-- | ||
== Cerințe suplimentare (opționale) == | == Cerințe suplimentare (opționale) == | ||
# Descrieți în Verilog un circuit care va desena o ramă mobilă pe afișajul cu 7 segmente (stil snake). Se va aprinde următoarea secvență care se va repeta cu o frecvență care să permintă vizualizarea mișcării: | # Descrieți în Verilog un circuit care va desena o ramă mobilă pe afișajul cu 7 segmente (stil snake). Se va aprinde următoarea secvență care se va repeta cu o frecvență care să permintă vizualizarea mișcării: | ||
#* segmentul de '''sus''' al cifrei '''AN0'''; | #* segmentul de '''sus''' al cifrei '''AN0'''; | ||
Versiunea de la data 16 martie 2014 13:19
Noțiuni și cunoștințe necesare
- Logică booleană și sisteme de numerație
- Sintaxă Verilog
- Utilizarea programului de simulare ModelSim
- Introducere în sinteza pe FPGA. Xilinx ISE
- Utilizarea programului de sinteză Xilinx ISE
- Memorii ROM, Dispozitiv de IO: Afișajul cu 7 segmente
Cerințe
- Descrieți în Verilog un modul de control pentru sistemul de afișaj cu 7 segmente. Acesta primește ca intrare valoarea care se dorește afișată (între 0 și 9) și la ieșire va genera codul de control pentru segmente și codul de control pentru cifre. Pentru valori mai mari decât 9, se va lumina forma caracterului E urmat de punct. Folosiți patru switch-uri pentru selecția valorii și 4 switch-uri pentru selecția cifrei.
Recomandări pentru cadrele didactice
- Nu este necesară introducerea nici unei noțiuni noi, acestea fiind deja prezentate la seminar; Eventual se poate exemplifica prima linie din blocul case asociat memoriei ROM.
- Se va răspunde la întrebările studenților.
