CID Lab Lucrarea 4: Diferență între versiuni
De la WikiLabs
Jump to navigationJump to search
Fără descriere a modificării |
|||
| Linia 10: | Linia 10: | ||
== Cerințe == | == Cerințe == | ||
* Descrieți în Verilog un numărător pe 32 de biți cu reset | * Descrieți în Verilog un numărător pe 32 de biți cu reset sincron. | ||
* Folosind acest numărător și transcodorul descris în laboratorul 3, descrieți în Verilog un circuit (numit Timer) care să utilizeze afișajul cu 7 segmente pentru a afișa valoarea numărătorului. Decideți care din cei 32 de biți ai numărătorului ar trebui utilizați pentru afișare astfel încât viteza de numărare să fie aproximativ o secundă. | * Folosind acest numărător și transcodorul descris în laboratorul 3, descrieți în Verilog un circuit (numit Timer) care să utilizeze afișajul cu 7 segmente pentru a afișa valoarea numărătorului. Decideți care din cei 32 de biți ai numărătorului ar trebui utilizați pentru afișare astfel încât viteza de numărare să fie aproximativ o secundă. | ||
Versiunea de la data 30 martie 2014 18:45
Noțiuni și cunoștințe necesare
- Logică booleană și sisteme de numerație
- Sintaxă Verilog
- Utilizarea programului de simulare ModelSim
- Introducere în sinteza pe FPGA. Xilinx ISE
- Utilizarea programului de sinteză Xilinx ISE
- Memorii ROM, Dispozitiv de IO: Afișajul cu 7 segmente, Circuite secvențiale, Numărătorul
Cerințe
- Descrieți în Verilog un numărător pe 32 de biți cu reset sincron.
- Folosind acest numărător și transcodorul descris în laboratorul 3, descrieți în Verilog un circuit (numit Timer) care să utilizeze afișajul cu 7 segmente pentru a afișa valoarea numărătorului. Decideți care din cei 32 de biți ai numărătorului ar trebui utilizați pentru afișare astfel încât viteza de numărare să fie aproximativ o secundă.
