CID Lab Lucrarea 4

De la WikiLabs
Versiunea din 25 martie 2012 11:04, autor: Radu Hobincu (Discuție | contribuții) (Cerințe)

Noțiuni și cunoștințe necesare

Cerințe

Schema bloc a circuitului
  • Descrieți în Verilog o memorie RAM 16x8 cu un port de citire-scriere. Scrieți un modul de test pentru acest circuit. Simulați memoria RAM în Modelsim.
  • Modificați modulul de control pentru afișajul cu 7 segmente din lucrarea 3 de laborator, astfel încât acesta să afișeze simbolurile hexazecimale (A,b,C,d,E,F) pentru valorile 10 - 15.
  • Descrieți in Verilog un modul de debounce. Scrieți un modul de test pentru acest circuit. Simulați memoria RAM în Modelsim.
  • Folosind modulele anterioare și blocuri de instanțiere, descrieți în Verilog un circuit (numit Top) în care să utilizați un numărător care să dea adresa memoriei, iar numărarea să se facă doar la apăsarea unui buton (folosiți pentru buton un modul de debounce). Legați adresa memoriei la ieșirea numărătorului, portul de date de intrare la switch-uri, portul de date de ieșire la leduri, portul de readWrite la unul din butoane. Sintetizați circuitul în Xilinx ISE și configurați placa de FPGA.

Cerințe suplimentare (opționale)