CID Lab Lucrarea 5: Diferență între versiuni
De la WikiLabs
Jump to navigationJump to search
Fără descriere a modificării |
|||
Linia 8: | Linia 8: | ||
* [[Generator de impulsuri cu factor de umplere variabil]] | * [[Generator de impulsuri cu factor de umplere variabil]] | ||
== | == Exemplu == | ||
Realizați un circuit care să aprindă LD7 cu o intensitate variabilă, controlată de o valoare setată cu ajutorul switch-urilor SW7-SW0, folosind un generator de semnal cu factor de umplere variabil, bazat pe un numărător de 8 biți. Numărătorul va fi descris ca modul Verilog separat, și va fi instanțiat în generatorul de semnal. | |||
== Exercițiu == | |||
Realizați un circuit care instanțiază 8 generatoare de semnal cu factor de umplere variabilă pentru a forma o rampă de intensitate pe LD7-LD0, cu următoarele caracteristici: | |||
* Intensitatea LD0, notată I<sub>LD0</sub> este determinată de SW7-SW0 | |||
* Intensitățile LD0-7 respectă una din următoarele relații (cadrul didactiv va atribui fiecăruia din studenți una din relațiile de mai jos): | |||
*# I<sub>LD0</sub> < I<sub>LD1</sub> < I<sub>LD2</sub> < I<sub>LD3</sub> < I<sub>LD4</sub> < I<sub>LD5</sub> < I<sub>LD6</sub> < I<sub>LD7</sub> | |||
*# I<sub>LD0</sub> > I<sub>LD1</sub> < I<sub>LD2</sub> < I<sub>LD3</sub> < I<sub>LD4</sub> < I<sub>LD5</sub> < I<sub>LD6</sub> < I<sub>LD7</sub> | |||
*# I<sub>LD0</sub> > I<sub>LD1</sub> > I<sub>LD2</sub> < I<sub>LD3</sub> < I<sub>LD4</sub> < I<sub>LD5</sub> < I<sub>LD6</sub> < I<sub>LD7</sub> | |||
*# I<sub>LD0</sub> > I<sub>LD1</sub> > I<sub>LD2</sub> > I<sub>LD3</sub> < I<sub>LD4</sub> < I<sub>LD5</sub> < I<sub>LD6</sub> < I<sub>LD7</sub> | |||
*# I<sub>LD0</sub> > I<sub>LD1</sub> > I<sub>LD2</sub> > I<sub>LD3</sub> > I<sub>LD4</sub> < I<sub>LD5</sub> < I<sub>LD6</sub> < I<sub>LD7</sub> | |||
*# I<sub>LD0</sub> > I<sub>LD1</sub> > I<sub>LD2</sub> > I<sub>LD3</sub> > I<sub>LD4</sub> > I<sub>LD5</sub> < I<sub>LD6</sub> < I<sub>LD7</sub> | |||
*# I<sub>LD0</sub> > I<sub>LD1</sub> > I<sub>LD2</sub> > I<sub>LD3</sub> > I<sub>LD4</sub> > I<sub>LD5</sub> > I<sub>LD6</sub> < I<sub>LD7</sub> | |||
*# I<sub>LD0</sub> > I<sub>LD1</sub> > I<sub>LD2</sub> > I<sub>LD3</sub> > I<sub>LD4</sub> > I<sub>LD5</sub> > I<sub>LD6</sub> > I<sub>LD7</sub> | |||
== Exercițiu Bonus == | |||
Realizați un circuit care să stingă apoi să aprindă un led treptat, folosind un generator de factor de umplere variabil. | |||
Realizați un | |||
Versiunea de la data 19 aprilie 2015 21:09
Noțiuni și cunoștințe necesare
- Logică booleană și sisteme de numerație
- Sintaxă Verilog
- Introducere în sinteza pe FPGA. Xilinx ISE
- Utilizarea programului de sinteză Xilinx ISE
- Circuite secvențiale, Numărătorul
- Generator de impulsuri cu factor de umplere variabil
Exemplu
Realizați un circuit care să aprindă LD7 cu o intensitate variabilă, controlată de o valoare setată cu ajutorul switch-urilor SW7-SW0, folosind un generator de semnal cu factor de umplere variabil, bazat pe un numărător de 8 biți. Numărătorul va fi descris ca modul Verilog separat, și va fi instanțiat în generatorul de semnal.
Exercițiu
Realizați un circuit care instanțiază 8 generatoare de semnal cu factor de umplere variabilă pentru a forma o rampă de intensitate pe LD7-LD0, cu următoarele caracteristici:
- Intensitatea LD0, notată ILD0 este determinată de SW7-SW0
- Intensitățile LD0-7 respectă una din următoarele relații (cadrul didactiv va atribui fiecăruia din studenți una din relațiile de mai jos):
- ILD0 < ILD1 < ILD2 < ILD3 < ILD4 < ILD5 < ILD6 < ILD7
- ILD0 > ILD1 < ILD2 < ILD3 < ILD4 < ILD5 < ILD6 < ILD7
- ILD0 > ILD1 > ILD2 < ILD3 < ILD4 < ILD5 < ILD6 < ILD7
- ILD0 > ILD1 > ILD2 > ILD3 < ILD4 < ILD5 < ILD6 < ILD7
- ILD0 > ILD1 > ILD2 > ILD3 > ILD4 < ILD5 < ILD6 < ILD7
- ILD0 > ILD1 > ILD2 > ILD3 > ILD4 > ILD5 < ILD6 < ILD7
- ILD0 > ILD1 > ILD2 > ILD3 > ILD4 > ILD5 > ILD6 < ILD7
- ILD0 > ILD1 > ILD2 > ILD3 > ILD4 > ILD5 > ILD6 > ILD7
Exercițiu Bonus
Realizați un circuit care să stingă apoi să aprindă un led treptat, folosind un generator de factor de umplere variabil.