CID Seminar 1: Istoricul versiunilor

16 februarie 2014

• actualăprec 18:5316 februarie 2014 18:53‎ Rhobincu discuție contribuții‎ 2.483 de octeți +345‎ Fără descriere a modificării
• actualăprec 18:5216 februarie 2014 18:52‎ Rhobincu discuție contribuții‎ 2.138 de octeți +242‎ Fără descriere a modificării
• actualăprec 18:5116 februarie 2014 18:51‎ Rhobincu discuție contribuții‎ 1.896 de octeți +234‎ Fără descriere a modificării
• actualăprec 18:4916 februarie 2014 18:49‎ Rhobincu discuție contribuții‎ 1.662 de octeți +132‎ Fără descriere a modificării
• actualăprec 18:4616 februarie 2014 18:46‎ Rhobincu discuție contribuții‎ 1.530 de octeți +7‎ →‎Exemplul 1
• actualăprec 18:4516 februarie 2014 18:45‎ Rhobincu discuție contribuții‎ 1.523 de octeți +1‎ Fără descriere a modificării
• actualăprec 18:4416 februarie 2014 18:44‎ Rhobincu discuție contribuții‎ 1.522 de octeți +468‎ Fără descriere a modificării
• actualăprec 18:4316 februarie 2014 18:43‎ Rhobincu discuție contribuții‎ 1.054 de octeți −6‎ Fără descriere a modificării
• actualăprec 18:4316 februarie 2014 18:43‎ Rhobincu discuție contribuții‎ 1.060 de octeți +9‎ Fără descriere a modificării
• actualăprec 18:4216 februarie 2014 18:42‎ Rhobincu discuție contribuții‎ 1.051 de octeți +52‎ Fără descriere a modificării
• actualăprec 18:3916 februarie 2014 18:39‎ Rhobincu discuție contribuții‎ 999 de octeți +1‎ Fără descriere a modificării
• actualăprec 18:3916 februarie 2014 18:39‎ Rhobincu discuție contribuții‎ 998 de octeți +998‎ Pagină nouă: În acest seminar veţi învăţa să descrieţi unele circuite digitale simple în limbajul Verilog şi să folosiţi programul Xilinx ISim pentru a simula funcţionarea acestora. ...