Informații pentru „Introduction. Verilog HDL (Verilog syntax)”

Informații de bază

Titlu afișat	Introduction. Verilog HDL (Verilog syntax)
Cheie de sortare implicită	Introduction. Verilog HDL (Verilog syntax)
Lungimea paginii (în octeți)	16.083
ID-ul spațiului de nume	0
ID pagină	747
Limba conținutului paginii	ro - română
Modelul conținutului paginii	wikitext
Indexare de către roboți	Permisă
Număr de redirecționări către această pagină	0
Numărată ca pagină cu conținut	Da

Modificare	Permis pentru toți utilizatorii (termen nelimitat)
Redenumire	Permis pentru toți utilizatorii (termen nelimitat)

Creatorul paginii	Cbira (discuție \| contribuții)
Data creării paginii	15 martie 2018 09:35
Cel mai recent editor	Cbira (discuție \| contribuții)
Data ultimei modificări	30 mai 2018 09:00
Număr total de modificări	24
Număr total de autori distincți	1
Număr de modificări recente (în ultima perioadă de 90 de zile)	0
Număr de autori distincți recenți	0