Diferență între revizuiri ale paginii „Circuite Integrate Digitale (curs): Lucian Petrică”

De la WikiLabs
Jump to navigationJump to search
Linia 50: Linia 50:
 
** Latch, Bistabil: Ciletti Capitol 5, Ștefan Capitol 2.2
 
** Latch, Bistabil: Ciletti Capitol 5, Ștefan Capitol 2.2
 
** Numărătorul: Ștefan Capitol 2.2.8
 
** Numărătorul: Ștefan Capitol 2.2.8
 +
 +
[http://wiki.dcae.pub.ro/images/3/3d/Lpetrica_CID_Curs8_mem.pdf Curs 8: Memorii]
 +
* Referințe:
 +
** SRAM: Ciletti Capitol 7, Ștefan Capitol 7.4.1
  
 
== [https://docs.google.com/spreadsheets/d/1GFZPU7hzXQb3WNGsUeHXcYFHfASz0P-0ZXqbWYurxV8/ Catalog] ==
 
== [https://docs.google.com/spreadsheets/d/1GFZPU7hzXQb3WNGsUeHXcYFHfASz0P-0ZXqbWYurxV8/ Catalog] ==

Versiunea de la data 16 aprilie 2015 14:52

Notare

  • 20p Examen Partial
    • Săptămâna 7
    • Poate fi refăcut în sesiune
  • 30p Examen Final
    • 10p examen grilă (teorie)
    • 20p examen practic
  • 10p Teste la curs
    • Minim 10 teste pe parcursul semestrului
    • Testele pot avea loc oricând pe parcursul celor 3 ore de curs
  • 40p Seminar
    • Examene grilă la sfârșitul fiecărei sesiuni de seminar
  • 20p Bonificație

Bibliografie

Gheorghe Ștefan, Loops & Complexity in Digital Systems. Lecture Notes on Digital Design in the Giga-Gate per Chip Era

M. Morris Mano, Michael D. Ciletti Digital Design, 5th Edition

Lista de discuții

Pentru discuții și întrebări legate de materia CID, vă puteți înscrie pe lista de e-mail

Material de Curs (Slides)

Materialele prezentate în timpul orelor de curs vor fi adăugate în această sesiune pe parcursul semestrului. Atenție, materialele acestea nu reprezintă totalitatea noțiunilor discutate la curs și nu suplinesc prezența la orele de curs!

Curs 1: Introducere

Curs 2: Circuite Combinaționale

  • Referințe:
    • Algebra Booleană: Ciletti Capitol 2
    • Minimizari K-map: Ciletti Capitol 3.2, 3.3
    • Circuite Combinaționale: Ciletti Capitolele 4.1 - 4.4
    • Logica NAND/NOR: Ciletti Capitolul 3.6

Curs 3: Circuite CMOS

  • Referințe:
    • Implementarea CMOS a porților logice: Ștefan, Appendix B

Curs 4: Sumatorul, Decodorul

  • Referințe:
    • Sumatorul: Ciletti Capitol 4.5, Ștefan Capitol 6.1.8
    • Decodorul: Ciletti Capitol 4.9, Ștefan Capitol 6.1.1

Curs 5: Latch, Bistabil, Numărător

  • Referințe:
    • Latch, Bistabil: Ciletti Capitol 5, Ștefan Capitol 2.2
    • Numărătorul: Ștefan Capitol 2.2.8

Curs 8: Memorii

  • Referințe:
    • SRAM: Ciletti Capitol 7, Ștefan Capitol 7.4.1

Catalog

Adus de la „http://wiki.dcae.pub.ro/index.php?title=Circuite_Integrate_Digitale_(curs):_Lucian_Petrică&oldid=2713”