Contribuții utilizator
De la WikiLabs
Jump to navigationJump to search- 25 februarie 2012 21:35 dif ist +4.121 N CID Lab Lucrarea 2 Pagină nouă: == Noțiuni și cunoștințe necesare == * Logică booleană și sisteme de numerație * Noțiuni de sintaxă Verilog ([[Verilog#Module ...
- 25 februarie 2012 21:26 dif ist +454 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
- 25 februarie 2012 21:11 dif ist +1 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
- 25 februarie 2012 21:10 dif ist +1.167 Introducere în sinteza pe FPGA. Xilinx ISE →FPGA (Field Programmable Gate Array)
- 25 februarie 2012 20:57 dif ist +452 Introducere în sinteza pe FPGA. Xilinx ISE →FPGA (Field Programmable Gate Array)
- 25 februarie 2012 20:51 dif ist +1.387 N Introducere în sinteza pe FPGA. Xilinx ISE Pagină nouă: == FPGA (Field Programmable Gate Array) == thumb|Schema simplificată a unui FPGA Circuitul [http://en.wikipedia.org/wiki/Field-programmable_gate_array FPGA] (...
- 24 februarie 2012 14:25 dif ist 0 SystemVerilog →Blocuri de instanțiere
- 22 februarie 2012 16:34 dif ist +5 SystemVerilog →Interfața modulelor Verilog
- 18 februarie 2012 13:23 dif ist +9 Radu Hobincu →Carieră
- 17 februarie 2012 14:21 dif ist 0 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 17 februarie 2012 14:20 dif ist +42 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 17 februarie 2012 12:45 dif ist -1 SystemVerilog →Blocuri de instanțiere
- 16 februarie 2012 12:21 dif ist +151 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 16 februarie 2012 12:16 dif ist +43 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 16 februarie 2012 12:15 dif ist +1 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 16 februarie 2012 12:14 dif ist +40 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 13 februarie 2012 14:17 dif ist -24 WikiLabs:Portal Comunitate
- 13 februarie 2012 14:16 dif ist -5.066 Utilizator:Radu Hobincu Redirecționat înspre Radu Hobincu actuală
- 13 februarie 2012 14:16 dif ist +5.055 Radu Hobincu
- 13 februarie 2012 12:03 dif ist -98 Introducere. SystemVerilog HDL →Circuite
- 12 februarie 2012 22:49 dif ist +520 SystemVerilog →Operatori
- 12 februarie 2012 22:47 dif ist +141 SystemVerilog →Blocuri și operatori condiționali
- 12 februarie 2012 22:45 dif ist 0 SystemVerilog →Blocuri și operatori condiționali
- 12 februarie 2012 22:43 dif ist -3 SystemVerilog →Blocuri și operatori condiționali
- 12 februarie 2012 22:43 dif ist +1.238 SystemVerilog →Blocuri condiționale
- 12 februarie 2012 22:30 dif ist +521 SystemVerilog →Operatorul de concatenare
- 12 februarie 2012 19:51 dif ist +2 SystemVerilog →Constante
- 12 februarie 2012 19:51 dif ist +550 SystemVerilog →Sintaxa Verilog
- 12 februarie 2012 17:54 dif ist +229 SystemVerilog →Operatorul de concatenare
- 12 februarie 2012 17:52 dif ist +622 SystemVerilog →Operatori
- 12 februarie 2012 17:47 dif ist +68 SystemVerilog →Sintaxa Verilog
- 12 februarie 2012 17:46 dif ist +784 SystemVerilog →Operatori
- 12 februarie 2012 17:41 dif ist +414 SystemVerilog →Operatori aritmetici
- 12 februarie 2012 17:36 dif ist +32 SystemVerilog →Operatori
- 12 februarie 2012 17:35 dif ist +535 SystemVerilog →Module de test (nesintetizabile)
- 12 februarie 2012 17:27 dif ist 0 N Fișier:Addertester.png actuală
- 12 februarie 2012 17:24 dif ist +1.655 SystemVerilog →Module de test (nesintetizabile)
- 12 februarie 2012 16:57 dif ist +2.127 SystemVerilog →Blocuri de instanțiere
- 12 februarie 2012 16:43 dif ist -5 SystemVerilog →Blocuri de instanțiere
- 12 februarie 2012 16:40 dif ist +761 SystemVerilog →Blocuri de instanțiere
- 12 februarie 2012 16:35 dif ist +509 SystemVerilog →Blocuri de instanțiere
- 12 februarie 2012 16:30 dif ist +271 SystemVerilog →Blocuri de instanțiere
- 12 februarie 2012 16:28 dif ist 0 N Fișier:Adder4.png actuală
- 12 februarie 2012 16:28 dif ist -2 SystemVerilog →Blocuri de instanțiere
- 12 februarie 2012 16:27 dif ist +1.189 SystemVerilog →Blocuri de instanțiere
- 12 februarie 2012 12:14 dif ist 0 Introducere. SystemVerilog HDL →ModelSim Tutorial
- 11 februarie 2012 21:45 dif ist 0 Circuite Integrate Digitale (laborator) →Tutorial Instalare Modelsim Student Edition (Doar Windows)
- 11 februarie 2012 21:38 dif ist +24 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 11 februarie 2012 21:38 dif ist +2.050 N CID Lab Lucrarea 1 Pagină nouă: == Noțiuni și cunoștințe necesare == * Logică booleană și sisteme de numerație * Noțiuni de sintaxă Verilog (interfață, implementare cu blocuri assign și blocuri de inst...
- 11 februarie 2012 21:29 dif ist -193 Circuite Integrate Digitale (laborator) →Lucrări de laborator
