Contribuții utilizator
De la WikiLabs
Jump to navigationJump to search- 26 februarie 2012 12:42 dif ist 0 N Fișier:Ise2.png actuală
- 26 februarie 2012 12:41 dif ist +1.083 Tutorial Xilinx ISE
- 26 februarie 2012 12:25 dif ist 0 N Fișier:Ise1.png actuală
- 26 februarie 2012 12:03 dif ist +14 Introducere în sinteza pe FPGA. Xilinx ISE →Legături interne
- 26 februarie 2012 12:02 dif ist +497 Introducere în sinteza pe FPGA. Xilinx ISE →Legături interne
- 26 februarie 2012 11:59 dif ist +1 Introducere în sinteza pe FPGA. Xilinx ISE →Legături interne
- 26 februarie 2012 11:54 dif ist +1 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
- 26 februarie 2012 11:53 dif ist +976 Introducere în sinteza pe FPGA. Xilinx ISE →Legături interne
- 26 februarie 2012 11:45 dif ist 0 Introducere în sinteza pe FPGA. Xilinx ISE →Legături externe
- 26 februarie 2012 11:43 dif ist 0 N Fișier:Fpga4.png actuală
- 26 februarie 2012 11:42 dif ist +1.574 Introducere în sinteza pe FPGA. Xilinx ISE →Configurarea I/O-ului
- 26 februarie 2012 11:26 dif ist +29 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
- 26 februarie 2012 10:58 dif ist +37 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
- 26 februarie 2012 10:57 dif ist +10 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
- 26 februarie 2012 10:57 dif ist +38 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
- 26 februarie 2012 10:55 dif ist 0 N Fișier:Fpga3.png actuală
- 26 februarie 2012 10:44 dif ist 0 N Fișier:Fpga2.png actuală
- 26 februarie 2012 10:26 dif ist -1 Introducere în sinteza pe FPGA. Xilinx ISE →Plăci FPGA disponibile
- 26 februarie 2012 10:24 dif ist 0 Fișier:Fpga1.png încărcat o versiune nouă a fișierului "Fișier:Fpga1.png" actuală
- 26 februarie 2012 10:02 dif ist 0 N Fișier:Fpga1.png
- 26 februarie 2012 09:29 dif ist +306 N Tutorial Xilinx ISE Pagină nouă: Pentru a porni programul Xilinx ISE în laborator, apăsați tasta F12, în consola care apare tastați comanda '''ise&''', și mai apăsați o data F12. Odată pornită aplicația, a...
- 26 februarie 2012 09:27 dif ist +118 Introducere în sinteza pe FPGA. Xilinx ISE →Plăci FPGA disponibile
- 25 februarie 2012 21:35 dif ist +4.121 N CID Lab Lucrarea 2 Pagină nouă: == Noțiuni și cunoștințe necesare == * Logică booleană și sisteme de numerație * Noțiuni de sintaxă Verilog ([[Verilog#Module ...
- 25 februarie 2012 21:26 dif ist +454 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
- 25 februarie 2012 21:11 dif ist +1 Introducere în sinteza pe FPGA. Xilinx ISE →Etapele de sinteză
- 25 februarie 2012 21:10 dif ist +1.167 Introducere în sinteza pe FPGA. Xilinx ISE →FPGA (Field Programmable Gate Array)
- 25 februarie 2012 20:57 dif ist +452 Introducere în sinteza pe FPGA. Xilinx ISE →FPGA (Field Programmable Gate Array)
- 25 februarie 2012 20:51 dif ist +1.387 N Introducere în sinteza pe FPGA. Xilinx ISE Pagină nouă: == FPGA (Field Programmable Gate Array) == thumb|Schema simplificată a unui FPGA Circuitul [http://en.wikipedia.org/wiki/Field-programmable_gate_array FPGA] (...
- 24 februarie 2012 14:25 dif ist 0 SystemVerilog →Blocuri de instanțiere
- 22 februarie 2012 16:34 dif ist +5 SystemVerilog →Interfața modulelor Verilog
- 18 februarie 2012 13:23 dif ist +9 Radu Hobincu →Carieră
- 17 februarie 2012 14:21 dif ist 0 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 17 februarie 2012 14:20 dif ist +42 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 17 februarie 2012 12:45 dif ist -1 SystemVerilog →Blocuri de instanțiere
- 16 februarie 2012 12:21 dif ist +151 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 16 februarie 2012 12:16 dif ist +43 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 16 februarie 2012 12:15 dif ist +1 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 16 februarie 2012 12:14 dif ist +40 CID Lab Lucrarea 1 →Noțiuni și cunoștințe necesare
- 13 februarie 2012 14:17 dif ist -24 WikiLabs:Portal Comunitate
- 13 februarie 2012 14:16 dif ist -5.066 Utilizator:Radu Hobincu Redirecționat înspre Radu Hobincu actuală
- 13 februarie 2012 14:16 dif ist +5.055 Radu Hobincu
- 13 februarie 2012 12:03 dif ist -98 Introducere. SystemVerilog HDL →Circuite
- 12 februarie 2012 22:49 dif ist +520 SystemVerilog →Operatori
- 12 februarie 2012 22:47 dif ist +141 SystemVerilog →Blocuri și operatori condiționali
- 12 februarie 2012 22:45 dif ist 0 SystemVerilog →Blocuri și operatori condiționali
- 12 februarie 2012 22:43 dif ist -3 SystemVerilog →Blocuri și operatori condiționali
- 12 februarie 2012 22:43 dif ist +1.238 SystemVerilog →Blocuri condiționale
- 12 februarie 2012 22:30 dif ist +521 SystemVerilog →Operatorul de concatenare
- 12 februarie 2012 19:51 dif ist +2 SystemVerilog →Constante
- 12 februarie 2012 19:51 dif ist +550 SystemVerilog →Sintaxa Verilog
