CID Lab Lucrarea 0

Noțiuni și cunoștințe necesare

• Logică booleană și sisteme de numerație

Placa de dezvoltare

Placa de dezvoltare cu circuite integrate digitale

Cerințe

Creați un proiect nou în Xilinx ISE, pentru dispozitivul FPGA de pe placa Nexys2. Creați un fișier sursă Verilog în cadrul proiectului, și copiați modulul următor în fisier.

module OrGate(
	output out,
	input in1,
	input in2
);

assign out = in1 | in2;

endmodule

Creați un fișier de constrângeri și scrieți constrângerile necesare pentru ca intrările și ieșirile circuitului să fie conectate astfel:

• in1 conectat la SW0
• in2 conectat la SW7
• out conectat la LD3

Implementați proiectul pe placa Nexys și observați funcționalitatea circuitului descris de proiectul Xilinx ISE.