CID Lab Lucrarea 4

Noțiuni și cunoștințe necesare

• Logică booleană și sisteme de numerație
• Sintaxă Verilog
• Introducere în sinteza pe FPGA. Xilinx ISE
• Utilizarea programului de sinteză Xilinx ISE
• Circuite secvențiale, Numărătorul
• Generator de impulsuri cu factor de umplere variabil

Exemplu

Realizați un circuit care să aprindă LD7 cu o intensitate variabilă, controlată de o valoare setată cu ajutorul switch-urilor SW7-SW0, folosind un generator de semnal cu factor de umplere variabil, bazat pe un numărător de 8 biți. Numărătorul va fi descris ca modul Verilog separat, și va fi instanțiat în generatorul de semnal.

Exercițiu

Realizați un circuit care instanțiază 8 generatoare de semnal cu factor de umplere variabilă pentru a forma o rampă de intensitate pe LD7-LD0, cu următoarele caracteristici:

• Intensitatea LD0, notată I_LD0 este determinată de SW7-SW0
• Intensitățile LD0-7 respectă una din următoarele relații (cadrul didactiv va atribui fiecăruia din studenți una din relațiile de mai jos):
  1. I_LD0 < I_LD1 < I_LD2 < I_LD3 < I_LD4 < I_LD5 < I_LD6 < I_LD7
  2. I_LD0 > I_LD1 < I_LD2 < I_LD3 < I_LD4 < I_LD5 < I_LD6 < I_LD7
  3. I_LD0 > I_LD1 > I_LD2 < I_LD3 < I_LD4 < I_LD5 < I_LD6 < I_LD7
  4. I_LD0 > I_LD1 > I_LD2 > I_LD3 < I_LD4 < I_LD5 < I_LD6 < I_LD7
  5. I_LD0 > I_LD1 > I_LD2 > I_LD3 > I_LD4 < I_LD5 < I_LD6 < I_LD7
  6. I_LD0 > I_LD1 > I_LD2 > I_LD3 > I_LD4 > I_LD5 < I_LD6 < I_LD7
  7. I_LD0 > I_LD1 > I_LD2 > I_LD3 > I_LD4 > I_LD5 > I_LD6 < I_LD7
  8. I_LD0 > I_LD1 > I_LD2 > I_LD3 > I_LD4 > I_LD5 > I_LD6 > I_LD7

Exercițiu Bonus

Realizați un circuit care să stingă apoi să aprindă un led treptat, folosind un generator de factor de umplere variabil.