Circuite Integrate Digitale (2021): Diferență între versiuni
De la WikiLabs
Jump to navigationJump to search
(Pagină nouă: == Scopul laboratorului == Scopul laboratorului de Circuite Integrate Digitale este de a introduce studentului conceptele necesare pentru design digital, asimilarea unui nou limba...) |
Fără descriere a modificării |
||
| Linia 1: | Linia 1: | ||
== Scopul laboratorului == | == Scopul laboratorului == | ||
Scopul laboratorului de Circuite Integrate Digitale este de a introduce studentului conceptele necesare pentru design digital, asimilarea unui nou limbaj, Verilog, utilizat pentru descriere hardware, precum și familiarizarea cu unelte software de proiectare, simulare și sinteză. | Scopul laboratorului de Circuite Integrate Digitale este de a introduce studentului conceptele necesare pentru design digital, asimilarea unui nou limbaj, [[Verilog]], utilizat pentru descriere hardware, precum și familiarizarea cu unelte software de proiectare, simulare și sinteză. | ||
== Tutoriale și documentații == | == Tutoriale și documentații == | ||
# [[Introducere. Verilog HDL]] (Sintaxa [[Verilog]]) | |||
== Lucrări de laborator == | |||
# [[CID Aplicatii 1]] | |||
# [[CID Aplicatii 2]] | |||
# [[CID Aplicatii 3]] | |||
# [[CID Aplicatii 4]] | |||
# [[CID Aplicatii 5]] | |||
# [[CID Aplicatii 6]] | |||
# [[CID Aplicatii 7]] | |||
# [[CID Aplicatii 8]] | |||
# [[CID Aplicatii 9]] | |||
# [[CID Aplicatii 10]] | |||
# [[CID Aplicatii 11]] | |||
# [[CID Aplicatii 12]] | |||
Versiunea de la data 19 februarie 2021 09:27
Scopul laboratorului
Scopul laboratorului de Circuite Integrate Digitale este de a introduce studentului conceptele necesare pentru design digital, asimilarea unui nou limbaj, Verilog, utilizat pentru descriere hardware, precum și familiarizarea cu unelte software de proiectare, simulare și sinteză.
Tutoriale și documentații
- Introducere. Verilog HDL (Sintaxa Verilog)
