|
|
| Linia 1: |
Linia 1: |
| == Notare ==
| | Materialele de curs se regăsesc pe platforma [http://electronica.curs.pub.ro Moodle] a facultății. Comunicarea notelor și discuțiile între studenți și cadrul didactic vor avea loc exclusiv prin intermediul platformei Moodle. |
| | |
| *20p Examen Partial
| |
| ** Săptămâna 7
| |
| ** Poate fi refăcut în sesiune
| |
| *30p Examen Final
| |
| ** 10p examen grilă (teorie)
| |
| ** 20p examen practic
| |
| *10p Teste la curs
| |
| ** Minim 10 teste pe parcursul semestrului
| |
| ** Testele pot avea loc oricând pe parcursul celor 3 ore de curs
| |
| *40p Seminar
| |
| ** Examene grilă la sfârșitul fiecărei sesiuni de seminar
| |
| *20p Bonificație
| |
|
| |
|
| == Bibliografie == | | == Bibliografie == |
| Linia 19: |
Linia 6: |
|
| |
|
| M. Morris Mano, Michael D. Ciletti [https://docs.google.com/file/d/0B9LJy8vattSMeWxOMDl1Sk43Sjg/edit?pli=1 Digital Design, 5th Edition] | | M. Morris Mano, Michael D. Ciletti [https://docs.google.com/file/d/0B9LJy8vattSMeWxOMDl1Sk43Sjg/edit?pli=1 Digital Design, 5th Edition] |
|
| |
| == Lista de discuții ==
| |
|
| |
| Pentru discuții și întrebări legate de materia CID, vă puteți înscrie pe [http://lists.dcae.pub.ro/listinfo/cid-f lista de e-mail]
| |
|
| |
| == Material de Curs (Slides) ==
| |
|
| |
| Materialele prezentate în timpul orelor de curs vor fi adăugate în această sesiune pe parcursul semestrului. Atenție, materialele acestea nu reprezintă totalitatea noțiunilor discutate la curs și nu suplinesc prezența la orele de curs!
| |
|
| |
| [http://arh.pub.ro/wikilabs/images/c/cd/Lpetrica_CID_Curs1_intro.pdf Curs 1: Introducere]
| |
|
| |
| [http://arh.pub.ro/wikilabs/images/c/c0/Lpetrica_CID_Curs2_clc.pdf Curs 2: Circuite Combinaționale]
| |
| * Referințe:
| |
| ** Algebra Booleană: Ciletti Capitol 2
| |
| ** Minimizari K-map: Ciletti Capitol 3.2, 3.3
| |
| ** Circuite Combinaționale: Ciletti Capitolele 4.1 - 4.4
| |
| ** Logica NAND/NOR: Ciletti Capitolul 3.6
| |
|
| |
| [http://wiki.dcae.pub.ro/images/9/97/Lpetrica_CID_Curs3_cmos.pdf Curs 3: Circuite CMOS]
| |
| * Referințe:
| |
| ** Implementarea CMOS a porților logice: Ștefan, Appendix B
| |
|
| |
| [http://wiki.dcae.pub.ro/images/6/69/Lpetrica_CID_Curs4_sum.pdf Curs 4: Sumatorul, Decodorul]
| |
| * Referințe:
| |
| ** Sumatorul: Ciletti Capitol 4.5, Ștefan Capitol 6.1.8
| |
| ** Decodorul: Ciletti Capitol 4.9, Ștefan Capitol 6.1.1
| |
|
| |
| [http://wiki.dcae.pub.ro/images/c/ca/Lpetrica_CID_Curs5_latch.pdf Curs 5: Latch, Bistabil, Numărător]
| |
| * Referințe:
| |
| ** Latch, Bistabil: Ciletti Capitol 5, Ștefan Capitol 2.2
| |
| ** Numărătorul: Ștefan Capitol 2.2.8
| |
|
| |
| [http://wiki.dcae.pub.ro/images/3/3d/Lpetrica_CID_Curs8_mem.pdf Curs 8: Memorii]
| |
| * Referințe:
| |
| ** SRAM: Ciletti Capitol 7, Ștefan Capitol 7.4.1
| |
|
| |
| == [https://docs.google.com/spreadsheets/d/1GFZPU7hzXQb3WNGsUeHXcYFHfASz0P-0ZXqbWYurxV8/ Catalog] ==
| |
