Diferență între revizuiri ale paginii „Circuite Integrate Digitale”
(Nu s-au afișat 13 versiuni intermediare efectuate de alți 4 utilizatori) | |||
Linia 5: | Linia 5: | ||
Prin definitie, acesta se va axa pe elemente practice de simulare, sinteza si testare a circuitelor ce sunt prezentate la curs. | Prin definitie, acesta se va axa pe elemente practice de simulare, sinteza si testare a circuitelor ce sunt prezentate la curs. | ||
− | Acest laborator se bazeaza pe limbajul " | + | Acest laborator se bazeaza pe limbajul "SystemVerilog", acesta fiind unul din cele 2 limbaje de descriere hardware folosite in industrie la ora actuala (celalalt fiind "VHDL"). "SystemVerilog" vine ca o completare la "Verilog", introducand numeroase elemente ce ajuta in special testarea circuitelor, dar si unele imbunatatiri pentru procesul de proiectare. |
Platformele sunt structurate astfel incat sa contina cateva elemente de teorie minimala, un exemplu de circuit descris in cod Verilog si apoi exercitii pe care sa le rezolvati in ora de aplicatii (simulare/testare pe placa FPGA) si acasa (simulare). | Platformele sunt structurate astfel incat sa contina cateva elemente de teorie minimala, un exemplu de circuit descris in cod Verilog si apoi exercitii pe care sa le rezolvati in ora de aplicatii (simulare/testare pe placa FPGA) si acasa (simulare). | ||
Linia 23: | Linia 23: | ||
# [[Tutorial instalare Vivado]] | # [[Tutorial instalare Vivado]] | ||
# [[Tutorial Vivado]]. | # [[Tutorial Vivado]]. | ||
− | + | # [[FPGA - Introducere]]. | |
+ | # [https://www.realdigital.org/doc/02013cd17602c8af749f00561f88ae21 Boolean Board - user manual] | ||
+ | # [[Boolean Board - Pinout]]. | ||
+ | # [https://www.tulembedded.com/FPGA/ProductsPYNQ-Z2.html Pynq-Z2 - pagina oficiala] | ||
+ | # [https://dpoauwgwqsy2x.cloudfront.net/Download/pynqz2_user_manual_v1_0.pdf Pynq-Z2 - user manual] | ||
+ | # [[Pynq-Z2 - Pinout]]. | ||
O lista de link-uri utile poate fi gasita aici: | O lista de link-uri utile poate fi gasita aici: | ||
− | # [[Introducere. | + | # [[Introducere. SystemVerilog HDL]] (Sintaxa [[SystemVerilog]]) |
# [https://www.asic-world.com/digital/index.html Asic-world - digital] | # [https://www.asic-world.com/digital/index.html Asic-world - digital] | ||
# [https://www.asic-world.com/verilog/index.html Asic-world - verilog] | # [https://www.asic-world.com/verilog/index.html Asic-world - verilog] | ||
# [https://nandgame.com/ Joc online: Nandgame] | # [https://nandgame.com/ Joc online: Nandgame] | ||
# [https://circuitverse.org/simulator Simulator/joc online si grafic de circuite: Circuitverse] | # [https://circuitverse.org/simulator Simulator/joc online si grafic de circuite: Circuitverse] | ||
+ | # [https://falstad.com/circuit/ Simulator online si grafic de circuite (analog+digital): Falstad] | ||
+ | # [https://github.com/hneemann/Digital Simulator grafic de circuite digitale: hneemann-digital] | ||
# [https://play.google.com/store/apps/details?id=com.ViacheslavRud.Circuit&hl=en_US&gl=US Joc android - Make it True: Solve the Circuit] | # [https://play.google.com/store/apps/details?id=com.ViacheslavRud.Circuit&hl=en_US&gl=US Joc android - Make it True: Solve the Circuit] | ||
# [https://www.edaplayground.com/ Simulatoare online (mod text): Edaplayground] | # [https://www.edaplayground.com/ Simulatoare online (mod text): Edaplayground] | ||
# [https://wavedrom.com/ Utilitar desenare forme de unda] | # [https://wavedrom.com/ Utilitar desenare forme de unda] | ||
# [https://www.draw.io/ Utilitar desenare diagrame] | # [https://www.draw.io/ Utilitar desenare diagrame] | ||
+ | # [[Domenii conexe]] | ||
== Lucrări de laborator == | == Lucrări de laborator == | ||
Linia 41: | Linia 49: | ||
# [[CID_aplicatii_2 : Instantiere si porti logice]] | # [[CID_aplicatii_2 : Instantiere si porti logice]] | ||
# [[CID_aplicatii_3 : Circuite combinationale elementare]] | # [[CID_aplicatii_3 : Circuite combinationale elementare]] | ||
− | # [[CID_aplicatii_4 : | + | # [[CID_aplicatii_4 : Alte circuite combinationale]] |
# [[CID_aplicatii_5 : Exercitii cu circuite combinationale]] | # [[CID_aplicatii_5 : Exercitii cu circuite combinationale]] | ||
− | # | + | # CID_aplicatii_6 : Lucrarea 1 - circuite combinationale |
# [[CID_aplicatii_7 : Circuite secventiale elementare]] | # [[CID_aplicatii_7 : Circuite secventiale elementare]] | ||
# [[CID_aplicatii_8 : Registre si memorii RAM]] | # [[CID_aplicatii_8 : Registre si memorii RAM]] | ||
# [[CID_aplicatii_9 : Numaratorul]] | # [[CID_aplicatii_9 : Numaratorul]] | ||
# [[CID_aplicatii_10 : Aplicatii cu numaratoare]] | # [[CID_aplicatii_10 : Aplicatii cu numaratoare]] | ||
− | # [[CID_aplicatii_11 : | + | # [[CID_aplicatii_11 : Automate finite]] |
− | # [[CID_aplicatii_12 : | + | # [[CID_aplicatii_12 : Exercitii cu circuite secventiale]] |
− | # | + | # CID_aplicatii_13 : Lucrarea 2 - circuite secventiale |
# [[CID_aplicatii_14 : Circuite digitale complexe]] | # [[CID_aplicatii_14 : Circuite digitale complexe]] |
Versiunea curentă din 22 octombrie 2024 11:04
Scopul laboratorului
Laboratorul de circuite integrate digitale vine ca o completare practica a cursului de CID. Prin definitie, acesta se va axa pe elemente practice de simulare, sinteza si testare a circuitelor ce sunt prezentate la curs.
Acest laborator se bazeaza pe limbajul "SystemVerilog", acesta fiind unul din cele 2 limbaje de descriere hardware folosite in industrie la ora actuala (celalalt fiind "VHDL"). "SystemVerilog" vine ca o completare la "Verilog", introducand numeroase elemente ce ajuta in special testarea circuitelor, dar si unele imbunatatiri pentru procesul de proiectare.
Platformele sunt structurate astfel incat sa contina cateva elemente de teorie minimala, un exemplu de circuit descris in cod Verilog si apoi exercitii pe care sa le rezolvati in ora de aplicatii (simulare/testare pe placa FPGA) si acasa (simulare).
In laborator se va lucra in Vivado, program al firmei Xilinx, pe o placa PYNQ-Z2 impreuna cu o placa de extensie ce adauga leduri si butoane suplimentare.
Circuitele digitale sunt o parte fundamentala a electronici moderne, cu numeroase oportunitati in industrie, atat in design cat si in verificarea circuitelor.
Pe langa ce veti invata in acest laborator, limbajul ofera si capabilitati mai avansate pentru a descrie mai eficient circuitele dorite, cat si pentru testarea acestora. Sintaxa nu se termina cu ce invatati aici si pentru cei pasionati, nu ezitati sa va contactati cadrul didactic cu intrebari.
Speram ca o sa va placa, veti invata si vi se va parea interesant ce veti vedea in orele de aplicatii ce urmeaza. Spor.
Tutoriale și documentații
Programul Vivado este gratuit (necesita cont, dar este gratis) si poate fi descarcat si instalat urmand tutorialul de aici:
- Tutorial instalare Vivado
- Tutorial Vivado.
- FPGA - Introducere.
- Boolean Board - user manual
- Boolean Board - Pinout.
- Pynq-Z2 - pagina oficiala
- Pynq-Z2 - user manual
- Pynq-Z2 - Pinout.
O lista de link-uri utile poate fi gasita aici:
- Introducere. SystemVerilog HDL (Sintaxa SystemVerilog)
- Asic-world - digital
- Asic-world - verilog
- Joc online: Nandgame
- Simulator/joc online si grafic de circuite: Circuitverse
- Simulator online si grafic de circuite (analog+digital): Falstad
- Simulator grafic de circuite digitale: hneemann-digital
- Joc android - Make it True: Solve the Circuit
- Simulatoare online (mod text): Edaplayground
- Utilitar desenare forme de unda
- Utilitar desenare diagrame
- Domenii conexe
Lucrări de laborator
- CID_aplicatii_1 : Generare de forme de unda
- CID_aplicatii_2 : Instantiere si porti logice
- CID_aplicatii_3 : Circuite combinationale elementare
- CID_aplicatii_4 : Alte circuite combinationale
- CID_aplicatii_5 : Exercitii cu circuite combinationale
- CID_aplicatii_6 : Lucrarea 1 - circuite combinationale
- CID_aplicatii_7 : Circuite secventiale elementare
- CID_aplicatii_8 : Registre si memorii RAM
- CID_aplicatii_9 : Numaratorul
- CID_aplicatii_10 : Aplicatii cu numaratoare
- CID_aplicatii_11 : Automate finite
- CID_aplicatii_12 : Exercitii cu circuite secventiale
- CID_aplicatii_13 : Lucrarea 2 - circuite secventiale
- CID_aplicatii_14 : Circuite digitale complexe