Contribuții utilizator
De la WikiLabs
Pentru Cbira discuție jurnal blocări încărcări jurnale
- 2 noiembrie 2023 12:54 dif ist 0 Fișier:DigitalElectronics WhenHardwareGreetsHardware.pdf Cbira a încărcat o versiune nouă pentru Fișier:DigitalElectronics WhenHardwareGreetsHardware.pdf actuală
- 20 octombrie 2023 09:57 dif ist -1 SDA Lucrarea 3 →Secvența (lista abstractă - Sequence) actuală
- 18 octombrie 2023 21:45 dif ist 0 Fișier:DigitalElectronics WhenHardwareGreetsHardware.pdf Cbira a încărcat o versiune nouă pentru Fișier:DigitalElectronics WhenHardwareGreetsHardware.pdf
- 14 octombrie 2023 06:55 dif ist -6 Circuite Integrate Digitale (curs): Călin Bíră →Bibliografie actuală
- 14 octombrie 2023 06:54 dif ist 0 N Fișier:DigitalElectronics WhenHardwareGreetsHardware.pdf
- 12 octombrie 2023 11:48 dif ist +3 Circuite Integrate Digitale (curs): Călin Bíră →Prezentari pdf curs
- 12 octombrie 2023 11:48 dif ist +102 Circuite Integrate Digitale (curs): Călin Bíră →Prezentari pdf curs
- 12 octombrie 2023 11:48 dif ist 0 N Fișier:Curs 4 sum.pdf actuală
- 12 octombrie 2023 11:47 dif ist 0 N Fișier:Curs 3 mux.pdf actuală
- 12 octombrie 2023 11:47 dif ist +198 Circuite Integrate Digitale (curs): Călin Bíră →Prezentari pdf curs
- 12 octombrie 2023 11:45 dif ist 0 N Fișier:Curs 2 clc.pdf actuală
- 12 octombrie 2023 11:45 dif ist +39 Circuite Integrate Digitale (curs): Călin Bíră →Prezentari pdf curs
- 12 octombrie 2023 11:43 dif ist +63 Circuite Integrate Digitale (curs): Călin Bíră →Prezentari pdf curs
- 12 octombrie 2023 11:43 dif ist 0 N Fișier:Curs 1.pdf actuală
- 12 octombrie 2023 11:42 dif ist +27 Circuite Integrate Digitale (curs): Călin Bíră →Bibliografie
- 12 octombrie 2023 08:45 dif ist +50 Programarea Calculatoarelor (laborator) →Instalarea mașinii virtuale actuală
- 12 octombrie 2023 08:44 dif ist +218 Programarea Calculatoarelor (laborator) →Instalarea mașinii virtuale
- 11 octombrie 2023 19:03 dif ist +11 Circuite Integrate Digitale (curs): Călin Bíră →Bibliografie
- 11 octombrie 2023 19:02 dif ist +1 Circuite Integrate Digitale (curs): Călin Bíră →Bibliografie
- 11 octombrie 2023 19:01 dif ist +93 Circuite Integrate Digitale (curs): Călin Bíră →Bibliografie
- 11 octombrie 2023 19:01 dif ist 0 N Fișier:DigitalElectronics WhenHardwareGreetsSoftwareV10g.pdf actuală
- 11 octombrie 2023 19:00 dif ist +65 Circuite Integrate Digitale (curs): Călin Bíră →Bibliografie
- 5 octombrie 2023 13:52 dif ist +35 Circuite Integrate Digitale (curs): Călin Bíră
- 5 octombrie 2023 13:49 dif ist +423 N Circuite Integrate Digitale (curs): Călin Bíră Pagină nouă: == Bibliografie == Gheorghe Ștefan, [http://arh.pub.ro/gstefan/0-BOOK.pdf Loops & Complexity in Digital Systems. Lecture Notes on Digital Design in the Giga-Gate per Chip Era] M...
- 5 octombrie 2023 13:48 dif ist +136 Circuite Integrate Digitale (curs) actuală
- 4 octombrie 2023 12:31 dif ist -8 Blank actuală
- 4 octombrie 2023 12:31 dif ist +45 N For Pagină nouă: Momentan, este final de joc. Asteptam idei... actuală
- 4 octombrie 2023 12:31 dif ist +63 N Blank Pagină nouă: Cuvant cheie in limbajul C, pentru a implementa o bucla for
- 4 octombrie 2023 12:29 dif ist -34 919395 actuală
- 4 octombrie 2023 12:29 dif ist +34 919395
- 4 octombrie 2023 12:27 dif ist +118 919395
- 4 octombrie 2023 12:21 dif ist +35 Programarea Calculatoarelor (laborator)
- 4 octombrie 2023 12:21 dif ist -35 Programarea Calculatoarelor (laborator)
- 4 octombrie 2023 12:21 dif ist +12 Programarea Calculatoarelor (laborator) →Platforme de laborator
- 4 octombrie 2023 12:20 dif ist -11 35 actuală
- 4 octombrie 2023 12:19 dif ist +17 N 919395 Pagină nouă: Bravo! Hint: tbd
- 4 octombrie 2023 12:19 dif ist +11 35
- 4 octombrie 2023 12:18 dif ist 0 PC joc web-based actuală
- 4 octombrie 2023 12:18 dif ist +37 PC joc web-based
- 4 octombrie 2023 12:17 dif ist +3 PC joc web-based
- 4 octombrie 2023 12:17 dif ist +105 PC joc web-based
- 4 octombrie 2023 12:16 dif ist +123 N 35 Pagină nouă: Felicitari ai gasit pagina 1. Succes in continuare. Hint: primele 3 numere naturale impare neprime consecutive, concatenate
- 4 octombrie 2023 12:15 dif ist +394 N PC joc web-based Pagină nouă: Acest joc presupune navigarea din pagina in pagina web (print-un lant de pagini), pe acest wiki, fara a vedea explicit urmatoarea veriga a lantului. In fiecare pagina veti primi un...
- 4 octombrie 2023 12:10 dif ist +22 Programarea Calculatoarelor (laborator) →Platforme de laborator
- 6 martie 2023 13:08 dif ist +3 Pagina principală →Platforme de aplicatii sau laborator actuală
- 6 martie 2023 13:08 dif ist +6 Pagina principală →Platforme de aplicatii sau laborator
- 6 martie 2023 13:07 dif ist -35 Pagina principală →Platforme de aplicatii sau laborator
- 6 martie 2023 13:06 dif ist +35 Pagina principală →Platforme de aplicatii sau laborator
- 6 martie 2023 13:06 dif ist +68 Pagina principală →Platforme de aplicatii sau laborator
- 3 februarie 2023 16:30 dif ist +10.694 N CID aplicatii 4 : Alte circuite combinationale Pagină nouă: == Memoria ROM== Memoria este un dispozitiv electronic utilizat pentru stocarea datelor. Aceasta poate fi de mai multe feluri, având diverse caracteristici, cum ar fi capacitatea...
- 3 februarie 2023 16:29 dif ist +17 Circuite Integrate Digitale →Lucrări de laborator
- 29 ianuarie 2023 09:44 dif ist +82 PC Laborator 8 →Căutarea unui caracter într-un șir de caractere actuală
- 24 martie 2022 08:13 dif ist +15.754 N ED aplicatii 2 : Exercitii cu circuite combinationale si generare forme de unda Pagină nouă: În această sesiune de aplicații vom învăța cum să generăm semnale digitale cu ajutorul limbajului Verilog. Generarea de semnale este utilizată în testarea prin simulare a... actuală
- 24 martie 2022 08:12 dif ist +31 ED aplicatii 1 : Instantiere si porti logice, circuite combinationale elementare, memorii ROM →Teorie actuală
- 24 martie 2022 08:10 dif ist 0 Electronica Digitala →Lucrări de laborator actuală
- 24 martie 2022 08:10 dif ist +111 N DE aplicatii 1 : Instantiere si porti logice, circuite combinationale elementare, memorii ROM Cbira a redenumit pagina DE aplicatii 1 : Instantiere si porti logice, circuite combinationale elementare, memorii ROM în ED aplicatii 1 : Instantiere si porti logice, circuite combinationale elementare, memorii ROM actuală Etichetă: Redirecționare nouă
- 24 martie 2022 08:10 dif ist 0 m ED aplicatii 1 : Instantiere si porti logice, circuite combinationale elementare, memorii ROM Cbira a redenumit pagina DE aplicatii 1 : Instantiere si porti logice, circuite combinationale elementare, memorii ROM în ED aplicatii 1 : Instantiere si porti logice, circuite combinationale elementare, memorii ROM
- 24 martie 2022 08:09 dif ist +48.827 N ED aplicatii 1 : Instantiere si porti logice, circuite combinationale elementare, memorii ROM Pagină nouă: ==Teorie: incapsulare si instantiere== Unitatile constructive de baza din care se formeaza circuitele digitale se numesc porti logice. Acestea implementeaza functii logice si prin...
- 24 martie 2022 08:05 dif ist +2.691 N Electronica Digitala Pagină nouă: == Scopul laboratorului == Laboratorul de circuite integrate digitale vine ca o completare practica a cursului de DE. Prin definitie, acesta se va axa pe elemente practice de si...
- 22 februarie 2022 09:18 dif ist +50 Pagina principală →Platforme de aplicatii sau laborator
- 6 mai 2021 06:16 dif ist 0 Circuite Integrate Digitale (2021) →Lucrări de laborator
- 6 mai 2021 06:16 dif ist 0 m CID Aplicatii 11 Cbira a redenumit pagina CID Aplicatii 10 în CID Aplicatii 11 fără a lăsa o redirecționare în loc actuală
- 6 mai 2021 06:15 dif ist 0 m CID Aplicatii 12 Cbira a redenumit pagina CID Aplicatii 11 în CID Aplicatii 12 fără a lăsa o redirecționare în loc actuală
- 6 mai 2021 06:09 dif ist 0 m CID Aplicatii 13 Cbira a redenumit pagina CID Aplicatii 12 în CID Aplicatii 13 actuală
- 6 mai 2021 06:05 dif ist +17 Circuite Integrate Digitale (2021) →Lucrări de laborator
- 6 mai 2021 06:05 dif ist +7 Circuite Integrate Digitale (2021) →Lucrări de laborator
- 6 mai 2021 06:05 dif ist +3 Circuite Integrate Digitale (2021) →Lucrări de laborator
- 16 februarie 2021 18:53 dif ist +34 Pagina principală →Platforme de aplicatii sau laborator
- 16 februarie 2021 18:53 dif ist -68 Pagina principală →Materiale pentru aplicatii
- 16 februarie 2021 18:53 dif ist +142 Pagina principală →Materiale vechi CID
- 16 februarie 2021 18:53 dif ist -142 Pagina principală →Platforme de aplicatii sau laborator
- 16 februarie 2021 18:52 dif ist +14 Pagina principală →Platforme de laborator
- 11 noiembrie 2020 09:03 dif ist +29 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 09:02 dif ist +4 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 09:01 dif ist +687 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 08:56 dif ist +113 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 08:50 dif ist +37 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 08:47 dif ist +11 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 08:45 dif ist +470 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 08:36 dif ist +58 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 08:34 dif ist +1.606 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 08:18 dif ist +512 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 08:09 dif ist +527 C++ POO Lab Lucrarea 2 →Polimorfism
- 11 noiembrie 2020 08:05 dif ist +1.298 C++ POO Lab Lucrarea 2 →Polimorfism
- 6 noiembrie 2020 13:11 dif ist -64 PC Laborator 5 →Operatori relaţionali şi logici actuală
- 1 noiembrie 2020 12:12 dif ist +8 C++ POO Lab Lucrarea 2 →Modificatori de acces și încapsulare
- 1 noiembrie 2020 12:11 dif ist +171 C++ POO Lab Lucrarea 2 →Moștenire
- 1 noiembrie 2020 12:08 dif ist +46 C++ POO Lab Lucrarea 2 →Modificatori de acces și încapsulare
- 1 noiembrie 2020 12:07 dif ist +109 C++ POO Lab Lucrarea 2 →Moștenire
- 1 noiembrie 2020 12:04 dif ist +163 C++ POO Lab Lucrarea 2 →Moștenire
- 1 noiembrie 2020 10:03 dif ist +521 C++ POO Lab Lucrarea 2 →Moștenire
- 1 noiembrie 2020 09:48 dif ist +6 C++ POO Lab Lucrarea 2 →Moștenire
- 1 noiembrie 2020 09:47 dif ist +4 C++ POO Lab Lucrarea 2 →Moștenire
- 1 noiembrie 2020 09:47 dif ist +10 C++ POO Lab Lucrarea 2 →Modificatori de acces și încapsulare
- 1 noiembrie 2020 09:46 dif ist +731 C++ POO Lab Lucrarea 2 →Moștenire
- 1 noiembrie 2020 09:37 dif ist +237 C++ POO Lab Lucrarea 2 →Modificatori de acces și încapsulare
- 28 octombrie 2020 07:25 dif ist +2 PC Laborator 4 →Operatorul de deplasare la stânga
- 28 octombrie 2020 07:24 dif ist +18 PC Laborator 4 →Operatorul SAU EXCLUSIV pe biți (BWXOR)
- 28 octombrie 2020 07:22 dif ist +18 PC Laborator 4 →Operatorul SAU pe biți (BWOR)
- 28 octombrie 2020 07:22 dif ist +1 PC Laborator 4 →Operatorul ȘI pe biți (BWAND)
- 28 octombrie 2020 07:21 dif ist +18 PC Laborator 4 →Operatorul ȘI pe biți (BWAND)
- 28 octombrie 2020 07:20 dif ist +14 PC Laborator 4 →Operator de negare be biți (BWNOT)
- 7 octombrie 2020 12:45 dif ist -3 PC Laborator 1 →Mutatul unui fișier sau director (mv) actuală
- 7 octombrie 2020 12:44 dif ist +492 PC Laborator 1 →Mutatul unui fișier sau director (mv)
- 7 octombrie 2020 12:41 dif ist -518 PC Laborator 1 →Mutatul unui fișier sau director (mv)
- 7 octombrie 2020 12:36 dif ist -2 PC Laborator 1 →Copiatul unui fișier sau director (cp)
- 7 octombrie 2020 12:32 dif ist +14 PC Laborator 1 →Exerciții
- 7 octombrie 2020 12:31 dif ist 0 PC Laborator 1 →Exerciții
- 7 octombrie 2020 12:31 dif ist +95 PC Laborator 1 →Exerciții
- 7 octombrie 2020 12:06 dif ist 0 PC Laborator 1 →Instrucțiuni pentru lucrul cu sistemul de fișiere
- 4 octombrie 2020 12:47 dif ist +166 PC Laborator 1 →Sistemul de operare Linux - programe
- 4 octombrie 2020 08:25 dif ist +191 PC Laborator 1 →Linux Bash
- 8 martie 2020 08:57 dif ist -4 ACES - Vivado remote run actuală
- 8 martie 2020 08:56 dif ist +759 N ACES - Vivado remote run Configuration of client for Remote Host usage
- 4 martie 2020 20:42 dif ist +31 Pagina principală →Materiale pentru proiecte
- 8 octombrie 2018 13:15 dif ist +65 Programarea Calculatoarelor (curs seria C) →Curricula cursului actuală
- 8 octombrie 2018 13:15 dif ist 0 N Fișier:Curs1 PC.zip actuală
- 4 octombrie 2018 07:11 dif ist -2 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:11 dif ist -1 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:11 dif ist 0 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:10 dif ist 0 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:09 dif ist 0 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:08 dif ist +145 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:07 dif ist -1 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:07 dif ist -10 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:06 dif ist +2 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:06 dif ist 0 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:05 dif ist +81 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 07:04 dif ist 0 N Fișier:MIT6 087IAP10 lec04.pdf actuală
- 4 octombrie 2018 07:04 dif ist 0 N Fișier:MIT6 087IAP10 lec03.pdf actuală
- 4 octombrie 2018 07:04 dif ist 0 N Fișier:MIT6 087IAP10 lec02.pdf actuală
- 4 octombrie 2018 07:02 dif ist 0 N Fișier:MIT6 087IAP10 lec01.pdf actuală
- 4 octombrie 2018 07:02 dif ist +679 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 06:54 dif ist +6 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 4 octombrie 2018 06:54 dif ist +150 Programarea Calculatoarelor (curs seria C) →Materiale de studiu
- 4 octombrie 2018 06:43 dif ist +781 N Programarea Calculatoarelor (curs seria C) Pagină nouă: Dedicat studenților de anul I, semestrul I, cursul de programare a calculatoarelor are ca scop introducerea în domeniul programării și a științei calculatoarelor, precum și...
- 4 octombrie 2018 06:40 dif ist +8 Programarea Calculatoarelor (curs seria C,F) actuală
- 4 octombrie 2018 06:40 dif ist +157 N Programarea Calculatoarelor (curs seria C,F) Pagină nouă: * Programarea Calculatoarelor - seria F * Programarea Calculatoarelor - seria C
- 4 octombrie 2018 06:40 dif ist +6 Pagina principală →Materiale de curs
- 4 octombrie 2018 06:39 dif ist +4 Pagina principală →Materiale de curs
- 4 octombrie 2018 06:38 dif ist +69 Pagina principală →Materiale de curs
- 9 septembrie 2018 11:21 dif ist -27 Programare Orientată Obiect (curs) - Seria C →ANUNTURI actuală
- 30 mai 2018 10:54 dif ist 0 Verilog EN →Concatenation operator actuală
- 30 mai 2018 10:36 dif ist +12 Verilog EN →Operators
- 30 mai 2018 10:30 dif ist +18 Verilog EN →Operators
- 30 mai 2018 10:21 dif ist +1 Verilog EN →Arithmetic Operators
- 30 mai 2018 10:20 dif ist 0 Verilog EN →Clock signal in test modules
- 30 mai 2018 10:19 dif ist +31 Verilog EN →Clock signal in test modules
- 30 mai 2018 10:16 dif ist +9 Verilog EN →Instantiation blocks
- 30 mai 2018 10:15 dif ist +3 Verilog EN →Instantiation blocks
- 30 mai 2018 10:14 dif ist -2 Verilog EN →always sequential blocks. Non-blocking assignments
- 30 mai 2018 10:12 dif ist +4 Verilog EN →always sequential blocks. Non-blocking assignments
- 30 mai 2018 10:11 dif ist +1 Verilog EN →Combinational always blocks
- 30 mai 2018 10:11 dif ist +1 Verilog EN →assign blocks
- 30 mai 2018 10:09 dif ist +1 Verilog EN →assign blocks
- 30 mai 2018 10:08 dif ist -6 Verilog EN →Implementing Verilog Modules
- 30 mai 2018 09:58 dif ist +22 Verilog EN →Fire (wire) and registers (reg)
- 30 mai 2018 09:56 dif ist +7 Verilog EN →Fire (wire) and registers (reg)
- 30 mai 2018 09:54 dif ist +16 Verilog EN →Implementing Verilog Modules
- 30 mai 2018 09:49 dif ist -6 Verilog EN →Verilog Module Interface
- 30 mai 2018 09:48 dif ist +13 Verilog EN →Verilog Module Interface
- 30 mai 2018 09:44 dif ist -3 Verilog EN →Verilog Module Interface
- 30 mai 2018 09:43 dif ist -4 Verilog EN →Verilog Module Interface
- 30 mai 2018 09:36 dif ist -1 DIC Lab Work 5 →Exercise actuală
- 30 mai 2018 09:35 dif ist +52 DIC Lab Work 5 →Exercise
- 30 mai 2018 09:34 dif ist -12 DIC Lab Work 5 →Example
- 30 mai 2018 09:32 dif ist 0 DIC Lab Work 4 →Notions and Knowledge Required actuală
- 30 mai 2018 09:32 dif ist +1.596 N Pulse generator with variable duty cycle Pagină nouă: Impulse generator with variable fill factor. Limit value set at 32. Pulse generator with variable duty cycle is a circuit that generates a rectangular signal... actuală
- 30 mai 2018 09:30 dif ist -1 DIC Lab Work 4 →Notions and Knowledge Required
- 30 mai 2018 09:30 dif ist +1 DIC Lab Work 4 →Notions and Knowledge Required
- 30 mai 2018 09:28 dif ist -1 DIC Lab Work 4 →Bonus Exercise
- 30 mai 2018 09:28 dif ist -14 DIC Lab Work 4 →Exercise
- 30 mai 2018 09:28 dif ist -1 DIC Lab Work 4 →Example
- 30 mai 2018 09:27 dif ist +13 DIC Lab Work 4 →Exercise
- 30 mai 2018 09:27 dif ist +1 DIC Lab Work 4 →Bonus Exercise
- 30 mai 2018 09:26 dif ist -8 DIC Lab Work 4 →Exercise
- 30 mai 2018 09:25 dif ist +5 DIC Lab Work 2 →Exercise 6 actuală
- 30 mai 2018 09:24 dif ist -9 DIC Lab Work 2 →Exercise 6
- 30 mai 2018 09:24 dif ist -9 DIC Lab Work 2 →Exercise 5
- 30 mai 2018 09:24 dif ist -9 DIC Lab Work 2 →Exercise 4
- 30 mai 2018 09:24 dif ist +1 DIC Lab Work 2 →Exercise 2
- 30 mai 2018 09:24 dif ist +8 DIC Lab Work 2 →Exercise 2
- 30 mai 2018 09:22 dif ist -9 DIC Lab Work 2 →Exercise 2
- 30 mai 2018 09:22 dif ist -9 DIC Lab Work 2 →Exercise 1
- 30 mai 2018 09:21 dif ist -3 DIC Lab Work 2 →Exercises
- 30 mai 2018 09:21 dif ist +1 DIC Lab Work 2 →Example 2
- 30 mai 2018 09:19 dif ist +1 DIC Lab Work 2 →Example 1
- 30 mai 2018 09:19 dif ist +159 DIC Lab Work 1
- 30 mai 2018 09:15 dif ist -2 DIC Lab Work 1 →Example
- 30 mai 2018 09:15 dif ist +13 DIC Lab Work 1 →Exercise 1
- 30 mai 2018 09:14 dif ist +1 DIC Lab Work 1 →Example
- 30 mai 2018 09:13 dif ist -11 DIC Lab Work 0 →Development board actuală
- 30 mai 2018 09:11 dif ist -3 Introduction to FPGA synthesis. Xilinx ISE. →Available FPGA boards actuală
- 30 mai 2018 09:09 dif ist -6 Introduction to FPGA synthesis. Xilinx ISE. →Available FPGA boards
- 30 mai 2018 09:09 dif ist -2 Introduction to FPGA synthesis. Xilinx ISE. →Available FPGA boards
- 30 mai 2018 09:08 dif ist +226 Introduction to FPGA synthesis. Xilinx ISE. →Available FPGA boards
- 30 mai 2018 09:00 dif ist +1 Introduction. Verilog HDL (Verilog syntax) →Verilog HDL actuală
- 30 mai 2018 08:59 dif ist +1 Introduction. Verilog HDL (Verilog syntax) →Computation and control
- 30 mai 2018 08:56 dif ist +2 DIC Lab Work 5 →Exercise
- 30 mai 2018 08:55 dif ist -4 DIC Lab Work 5 →Exercise
- 28 mai 2018 16:15 dif ist +4 Verilog EN →'always' sequential blocks. Non-blocking assignments
- 28 mai 2018 16:08 dif ist 0 Verilog EN →Instantiation blocks
- 28 mai 2018 16:08 dif ist +7 Verilog EN →Instance blocks
- 28 mai 2018 16:06 dif ist +2 Verilog EN →always sequential blocks. Non-blocking assignments
- 28 mai 2018 16:05 dif ist +2 Verilog EN →Combinational always blocks
- 28 mai 2018 16:02 dif ist -1 Verilog EN →always sequential blocks. Non-blocking assignments
- 28 mai 2018 16:01 dif ist +5 Verilog EN →Combined always blocks
- 28 mai 2018 15:57 dif ist +1 Verilog EN →Combined always' blocks
- 28 mai 2018 15:34 dif ist +2 Verilog EN →Verilog Module Interface
- 28 mai 2018 15:32 dif ist +16 Verilog EN →Verilog Module Interface
- 28 mai 2018 15:28 dif ist +457 Verilog EN
- 28 mai 2018 14:57 dif ist -28 Verilog EN →Wires (wire) and registers (reg)
- 28 mai 2018 14:54 dif ist -7 Verilog EN →Blocks assign
- 28 mai 2018 14:41 dif ist -55 Verilog →Operatori aritmetici actuală
- 28 mai 2018 14:39 dif ist -7 Verilog →Operatori unari logici pe biți
- 28 mai 2018 14:39 dif ist -6 Verilog →Operatori unari logici pe biți
- 11 mai 2018 19:56 dif ist +1 DIC Seminar 6 →Example 1
- 11 mai 2018 19:55 dif ist +3 DIC Seminar 6 →Example 1
- 11 mai 2018 19:54 dif ist +2 DIC Seminar 6 →Homework
- 11 mai 2018 19:54 dif ist +2 DIC Seminar 6 →Example 3
- 11 mai 2018 19:53 dif ist +5 DIC Seminar 6 →Example 4
- 11 mai 2018 19:53 dif ist +5 DIC Seminar 6 →Example 4
- 11 mai 2018 19:53 dif ist +11 DIC Seminar 6 →Homework
- 11 mai 2018 19:52 dif ist +2 DIC Seminar 6 →Example 1
- 11 mai 2018 19:51 dif ist +9.470 N DIC Seminar 6 Pagină nouă: In this seminar you will be presented the concept of finite automaton and how it is described in Verilog. Keywords: finite automated, FSM (Finite State Machine), Mealy, Moore, sta...
- 11 mai 2018 19:47 dif ist -3 DIC Seminar 5 →Exercise 2 actuală
- 11 mai 2018 19:47 dif ist -4 DIC Seminar 5
- 11 mai 2018 19:46 dif ist -6 DIC Seminar 5
- 11 mai 2018 19:45 dif ist +5.590 N DIC Seminar 5 Pagină nouă: In this seminar you will learn to describe Random Access (RAM) and Read Only (ROM) memories using data vectors in Verilog. '' 'Keywords' '': memory, vector, RAM, ROM Verilog Synt...
- 11 mai 2018 19:39 dif ist -21 Digital Integrated Circuits (old lab) →Laboratory works
- 11 mai 2018 19:37 dif ist +1 DIC Lab Work 5 →Exercise
- 11 mai 2018 19:37 dif ist 0 DIC Lab Work 5 →Notions and Knowledge Required
- 11 mai 2018 19:35 dif ist +3 Introduction to FPGA synthesis. Xilinx ISE. →FPGA (Field Programmable Gate Array)
- 11 mai 2018 19:34 dif ist +6.234 N Introduction to FPGA synthesis. Xilinx ISE. Pagină nouă: == FPGA (Field Programmable Gate Array) == thumb | Simplified schema of an FPGA The Field Programmable Gate Array (FPGA) is a generic circuit that can be pr...
- 11 mai 2018 18:33 dif ist +249 N Combinational circuits Pagină nouă: Combined circuits are circuits that do not have an internal state, ie their outputs depend exclusively on inputs. They do not contain memory cells (registers), they are not synchro... actuală
- 11 mai 2018 18:19 dif ist +13 IO Device: Segment 7 segment display →Implementing the control circuit actuală
- 11 mai 2018 18:17 dif ist 0 IO Device: Segment 7 segment display
- 11 mai 2018 18:17 dif ist 0 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 11 mai 2018 18:16 dif ist +28 N ROM Memory. Cbira a redenumit pagina ROM Memory. în ROM Memory actuală
- 11 mai 2018 18:16 dif ist 0 m ROM Memory Cbira a redenumit pagina ROM Memory. în ROM Memory actuală
- 11 mai 2018 18:16 dif ist 0 IO Device: Segment 7 segment display →Implementing the control circuit
- 11 mai 2018 18:15 dif ist -10 IO Device: Segment 7 segment display →Implementing the control circuit
- 11 mai 2018 18:15 dif ist +4 IO Device: Segment 7 segment display →Implementing control circuit
- 11 mai 2018 18:14 dif ist +1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 11 mai 2018 18:14 dif ist 0 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 11 mai 2018 18:13 dif ist -4 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 11 mai 2018 18:12 dif ist +45 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 11 mai 2018 18:11 dif ist -1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 11 mai 2018 18:11 dif ist -10 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 11 mai 2018 18:11 dif ist -1 PS2 keyboard actuală