Contribuțiile utilizatorului Cbira
De la WikiLabs
Pentru Cbira discuție jurnal blocări încărcări jurnale
Un utilizator cu 796 modificări. Cont creat în 20 mai 2015.
6 mai 2021
- 06:166 mai 2021 06:16 dif ist 0 Circuite Integrate Digitale (2021) →Lucrări de laborator
- 06:166 mai 2021 06:16 dif ist 0 m CID Aplicatii 11 Cbira a redenumit pagina CID Aplicatii 10 în CID Aplicatii 11 fără a lăsa o redirecționare în loc actuală
- 06:156 mai 2021 06:15 dif ist 0 m CID Aplicatii 12 Cbira a redenumit pagina CID Aplicatii 11 în CID Aplicatii 12 fără a lăsa o redirecționare în loc actuală
- 06:096 mai 2021 06:09 dif ist 0 m CID Aplicatii 13 Cbira a redenumit pagina CID Aplicatii 12 în CID Aplicatii 13 actuală
- 06:056 mai 2021 06:05 dif ist +17 Circuite Integrate Digitale (2021) →Lucrări de laborator
- 06:056 mai 2021 06:05 dif ist +7 Circuite Integrate Digitale (2021) →Lucrări de laborator
- 06:056 mai 2021 06:05 dif ist +3 Circuite Integrate Digitale (2021) →Lucrări de laborator
16 februarie 2021
- 18:5316 februarie 2021 18:53 dif ist +34 Pagina principală →Platforme de aplicatii sau laborator
- 18:5316 februarie 2021 18:53 dif ist −68 Pagina principală →Materiale pentru aplicatii
- 18:5316 februarie 2021 18:53 dif ist +142 Pagina principală →Materiale vechi CID
- 18:5316 februarie 2021 18:53 dif ist −142 Pagina principală →Platforme de aplicatii sau laborator
- 18:5216 februarie 2021 18:52 dif ist +14 Pagina principală →Platforme de laborator
11 noiembrie 2020
- 09:0311 noiembrie 2020 09:03 dif ist +29 C++ POO Lab Lucrarea 2 →Polimorfism
- 09:0211 noiembrie 2020 09:02 dif ist +4 C++ POO Lab Lucrarea 2 →Polimorfism
- 09:0111 noiembrie 2020 09:01 dif ist +687 C++ POO Lab Lucrarea 2 →Polimorfism
- 08:5611 noiembrie 2020 08:56 dif ist +113 C++ POO Lab Lucrarea 2 →Polimorfism
- 08:5011 noiembrie 2020 08:50 dif ist +37 C++ POO Lab Lucrarea 2 →Polimorfism
- 08:4711 noiembrie 2020 08:47 dif ist +11 C++ POO Lab Lucrarea 2 →Polimorfism
- 08:4511 noiembrie 2020 08:45 dif ist +470 C++ POO Lab Lucrarea 2 →Polimorfism
- 08:3611 noiembrie 2020 08:36 dif ist +58 C++ POO Lab Lucrarea 2 →Polimorfism
- 08:3411 noiembrie 2020 08:34 dif ist +1.606 C++ POO Lab Lucrarea 2 →Polimorfism
- 08:1811 noiembrie 2020 08:18 dif ist +512 C++ POO Lab Lucrarea 2 →Polimorfism
- 08:0911 noiembrie 2020 08:09 dif ist +527 C++ POO Lab Lucrarea 2 →Polimorfism
- 08:0511 noiembrie 2020 08:05 dif ist +1.298 C++ POO Lab Lucrarea 2 →Polimorfism
6 noiembrie 2020
- 13:116 noiembrie 2020 13:11 dif ist −64 PC Laborator 5 →Operatori relaţionali şi logici actuală
1 noiembrie 2020
- 12:121 noiembrie 2020 12:12 dif ist +8 C++ POO Lab Lucrarea 2 →Modificatori de acces și încapsulare
- 12:111 noiembrie 2020 12:11 dif ist +171 C++ POO Lab Lucrarea 2 →Moștenire
- 12:081 noiembrie 2020 12:08 dif ist +46 C++ POO Lab Lucrarea 2 →Modificatori de acces și încapsulare
- 12:071 noiembrie 2020 12:07 dif ist +109 C++ POO Lab Lucrarea 2 →Moștenire
- 12:041 noiembrie 2020 12:04 dif ist +163 C++ POO Lab Lucrarea 2 →Moștenire
- 10:031 noiembrie 2020 10:03 dif ist +521 C++ POO Lab Lucrarea 2 →Moștenire
- 09:481 noiembrie 2020 09:48 dif ist +6 C++ POO Lab Lucrarea 2 →Moștenire
- 09:471 noiembrie 2020 09:47 dif ist +4 C++ POO Lab Lucrarea 2 →Moștenire
- 09:471 noiembrie 2020 09:47 dif ist +10 C++ POO Lab Lucrarea 2 →Modificatori de acces și încapsulare
- 09:461 noiembrie 2020 09:46 dif ist +731 C++ POO Lab Lucrarea 2 →Moștenire
- 09:371 noiembrie 2020 09:37 dif ist +237 C++ POO Lab Lucrarea 2 →Modificatori de acces și încapsulare
28 octombrie 2020
- 07:2528 octombrie 2020 07:25 dif ist +2 PC Laborator 4 →Operatorul de deplasare la stânga
- 07:2428 octombrie 2020 07:24 dif ist +18 PC Laborator 4 →Operatorul SAU EXCLUSIV pe biți (BWXOR)
- 07:2228 octombrie 2020 07:22 dif ist +18 PC Laborator 4 →Operatorul SAU pe biți (BWOR)
- 07:2228 octombrie 2020 07:22 dif ist +1 PC Laborator 4 →Operatorul ȘI pe biți (BWAND)
- 07:2128 octombrie 2020 07:21 dif ist +18 PC Laborator 4 →Operatorul ȘI pe biți (BWAND)
- 07:2028 octombrie 2020 07:20 dif ist +14 PC Laborator 4 →Operator de negare be biți (BWNOT)
7 octombrie 2020
- 12:457 octombrie 2020 12:45 dif ist −3 PC Laborator 1 →Mutatul unui fișier sau director (mv) actuală
- 12:447 octombrie 2020 12:44 dif ist +492 PC Laborator 1 →Mutatul unui fișier sau director (mv)
- 12:417 octombrie 2020 12:41 dif ist −518 PC Laborator 1 →Mutatul unui fișier sau director (mv)
- 12:367 octombrie 2020 12:36 dif ist −2 PC Laborator 1 →Copiatul unui fișier sau director (cp)
- 12:327 octombrie 2020 12:32 dif ist +14 PC Laborator 1 →Exerciții
- 12:317 octombrie 2020 12:31 dif ist 0 PC Laborator 1 →Exerciții
- 12:317 octombrie 2020 12:31 dif ist +95 PC Laborator 1 →Exerciții
- 12:067 octombrie 2020 12:06 dif ist 0 PC Laborator 1 →Instrucțiuni pentru lucrul cu sistemul de fișiere
4 octombrie 2020
- 12:474 octombrie 2020 12:47 dif ist +166 PC Laborator 1 →Sistemul de operare Linux - programe
- 08:254 octombrie 2020 08:25 dif ist +191 PC Laborator 1 →Linux Bash
8 martie 2020
- 08:578 martie 2020 08:57 dif ist −4 ACES - Vivado remote run Fără descriere a modificării actuală
- 08:568 martie 2020 08:56 dif ist +759 N ACES - Vivado remote run Configuration of client for Remote Host usage
4 martie 2020
8 octombrie 2018
- 13:158 octombrie 2018 13:15 dif ist +65 Programarea Calculatoarelor (curs seria C) →Curricula cursului actuală
- 13:158 octombrie 2018 13:15 dif ist 0 N Fișier:Curs1 PC.zip Fără descriere a modificării actuală
4 octombrie 2018
- 07:114 octombrie 2018 07:11 dif ist −2 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:114 octombrie 2018 07:11 dif ist −1 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:114 octombrie 2018 07:11 dif ist 0 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:104 octombrie 2018 07:10 dif ist 0 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:094 octombrie 2018 07:09 dif ist 0 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:084 octombrie 2018 07:08 dif ist +145 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:074 octombrie 2018 07:07 dif ist −1 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:074 octombrie 2018 07:07 dif ist −10 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:064 octombrie 2018 07:06 dif ist +2 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:064 octombrie 2018 07:06 dif ist 0 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:054 octombrie 2018 07:05 dif ist +81 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 07:044 octombrie 2018 07:04 dif ist 0 N Fișier:MIT6 087IAP10 lec04.pdf Fără descriere a modificării actuală
- 07:044 octombrie 2018 07:04 dif ist 0 N Fișier:MIT6 087IAP10 lec03.pdf Fără descriere a modificării actuală
- 07:044 octombrie 2018 07:04 dif ist 0 N Fișier:MIT6 087IAP10 lec02.pdf Fără descriere a modificării actuală
- 07:024 octombrie 2018 07:02 dif ist 0 N Fișier:MIT6 087IAP10 lec01.pdf Fără descriere a modificării actuală
- 07:024 octombrie 2018 07:02 dif ist +679 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 06:544 octombrie 2018 06:54 dif ist +6 Programarea Calculatoarelor (curs seria C) →Curricula cursului
- 06:544 octombrie 2018 06:54 dif ist +150 Programarea Calculatoarelor (curs seria C) →Materiale de studiu
- 06:434 octombrie 2018 06:43 dif ist +781 N Programarea Calculatoarelor (curs seria C) Pagină nouă: Dedicat studenților de anul I, semestrul I, cursul de programare a calculatoarelor are ca scop introducerea în domeniul programării și a științei calculatoarelor, precum și...
- 06:404 octombrie 2018 06:40 dif ist +8 Programarea Calculatoarelor (curs seria C,F) Fără descriere a modificării actuală
- 06:404 octombrie 2018 06:40 dif ist +157 N Programarea Calculatoarelor (curs seria C,F) Pagină nouă: * Programarea Calculatoarelor - seria F * Programarea Calculatoarelor - seria C
- 06:404 octombrie 2018 06:40 dif ist +6 Pagina principală →Materiale de curs
- 06:394 octombrie 2018 06:39 dif ist +4 Pagina principală →Materiale de curs
- 06:384 octombrie 2018 06:38 dif ist +69 Pagina principală →Materiale de curs
9 septembrie 2018
- 11:219 septembrie 2018 11:21 dif ist −27 Programare Orientată Obiect (curs) - Seria C →ANUNTURI actuală
30 mai 2018
- 10:5430 mai 2018 10:54 dif ist 0 Verilog EN →Concatenation operator actuală
- 10:3630 mai 2018 10:36 dif ist +12 Verilog EN →Operators
- 10:3030 mai 2018 10:30 dif ist +18 Verilog EN →Operators
- 10:2130 mai 2018 10:21 dif ist +1 Verilog EN →Arithmetic Operators
- 10:2030 mai 2018 10:20 dif ist 0 Verilog EN →Clock signal in test modules
- 10:1930 mai 2018 10:19 dif ist +31 Verilog EN →Clock signal in test modules
- 10:1630 mai 2018 10:16 dif ist +9 Verilog EN →Instantiation blocks
- 10:1530 mai 2018 10:15 dif ist +3 Verilog EN →Instantiation blocks
- 10:1430 mai 2018 10:14 dif ist −2 Verilog EN →always sequential blocks. Non-blocking assignments
- 10:1230 mai 2018 10:12 dif ist +4 Verilog EN →always sequential blocks. Non-blocking assignments
- 10:1130 mai 2018 10:11 dif ist +1 Verilog EN →Combinational always blocks
- 10:1130 mai 2018 10:11 dif ist +1 Verilog EN →assign blocks
- 10:0930 mai 2018 10:09 dif ist +1 Verilog EN →assign blocks
- 10:0830 mai 2018 10:08 dif ist −6 Verilog EN →Implementing Verilog Modules
- 09:5830 mai 2018 09:58 dif ist +22 Verilog EN →Fire (wire) and registers (reg)
- 09:5630 mai 2018 09:56 dif ist +7 Verilog EN →Fire (wire) and registers (reg)
- 09:5430 mai 2018 09:54 dif ist +16 Verilog EN →Implementing Verilog Modules
- 09:4930 mai 2018 09:49 dif ist −6 Verilog EN →Verilog Module Interface
- 09:4830 mai 2018 09:48 dif ist +13 Verilog EN →Verilog Module Interface
- 09:4430 mai 2018 09:44 dif ist −3 Verilog EN →Verilog Module Interface
- 09:4330 mai 2018 09:43 dif ist −4 Verilog EN →Verilog Module Interface
- 09:3630 mai 2018 09:36 dif ist −1 DIC Lab Work 5 →Exercise actuală
- 09:3530 mai 2018 09:35 dif ist +52 DIC Lab Work 5 →Exercise
- 09:3430 mai 2018 09:34 dif ist −12 DIC Lab Work 5 →Example
- 09:3230 mai 2018 09:32 dif ist 0 DIC Lab Work 4 →Notions and Knowledge Required actuală
- 09:3230 mai 2018 09:32 dif ist +1.596 N Pulse generator with variable duty cycle Pagină nouă: Impulse generator with variable fill factor. Limit value set at 32. Pulse generator with variable duty cycle is a circuit that generates a rectangular signal... actuală
- 09:3030 mai 2018 09:30 dif ist −1 DIC Lab Work 4 →Notions and Knowledge Required
- 09:3030 mai 2018 09:30 dif ist +1 DIC Lab Work 4 →Notions and Knowledge Required
- 09:2830 mai 2018 09:28 dif ist −1 DIC Lab Work 4 →Bonus Exercise
- 09:2830 mai 2018 09:28 dif ist −14 DIC Lab Work 4 →Exercise
- 09:2830 mai 2018 09:28 dif ist −1 DIC Lab Work 4 →Example
- 09:2730 mai 2018 09:27 dif ist +13 DIC Lab Work 4 →Exercise
- 09:2730 mai 2018 09:27 dif ist +1 DIC Lab Work 4 →Bonus Exercise
- 09:2630 mai 2018 09:26 dif ist −8 DIC Lab Work 4 →Exercise
- 09:2530 mai 2018 09:25 dif ist +5 DIC Lab Work 2 →Exercise 6 actuală
- 09:2430 mai 2018 09:24 dif ist −9 DIC Lab Work 2 →Exercise 6
- 09:2430 mai 2018 09:24 dif ist −9 DIC Lab Work 2 →Exercise 5
- 09:2430 mai 2018 09:24 dif ist −9 DIC Lab Work 2 →Exercise 4
- 09:2430 mai 2018 09:24 dif ist +1 DIC Lab Work 2 →Exercise 2
- 09:2430 mai 2018 09:24 dif ist +8 DIC Lab Work 2 →Exercise 2
- 09:2230 mai 2018 09:22 dif ist −9 DIC Lab Work 2 →Exercise 2
- 09:2230 mai 2018 09:22 dif ist −9 DIC Lab Work 2 →Exercise 1
- 09:2130 mai 2018 09:21 dif ist −3 DIC Lab Work 2 →Exercises
- 09:2130 mai 2018 09:21 dif ist +1 DIC Lab Work 2 →Example 2
- 09:1930 mai 2018 09:19 dif ist +1 DIC Lab Work 2 →Example 1
- 09:1930 mai 2018 09:19 dif ist +159 DIC Lab Work 1 Fără descriere a modificării
- 09:1530 mai 2018 09:15 dif ist −2 DIC Lab Work 1 →Example
- 09:1530 mai 2018 09:15 dif ist +13 DIC Lab Work 1 →Exercise 1
- 09:1430 mai 2018 09:14 dif ist +1 DIC Lab Work 1 →Example
- 09:1330 mai 2018 09:13 dif ist −11 DIC Lab Work 0 →Development board actuală
- 09:1130 mai 2018 09:11 dif ist −3 Introduction to FPGA synthesis. Xilinx ISE. →Available FPGA boards actuală
- 09:0930 mai 2018 09:09 dif ist −6 Introduction to FPGA synthesis. Xilinx ISE. →Available FPGA boards
- 09:0930 mai 2018 09:09 dif ist −2 Introduction to FPGA synthesis. Xilinx ISE. →Available FPGA boards
- 09:0830 mai 2018 09:08 dif ist +226 Introduction to FPGA synthesis. Xilinx ISE. →Available FPGA boards
- 09:0030 mai 2018 09:00 dif ist +1 Introduction. Verilog HDL (Verilog syntax) →Verilog HDL actuală
- 08:5930 mai 2018 08:59 dif ist +1 Introduction. Verilog HDL (Verilog syntax) →Computation and control
- 08:5630 mai 2018 08:56 dif ist +2 DIC Lab Work 5 →Exercise
- 08:5530 mai 2018 08:55 dif ist −4 DIC Lab Work 5 →Exercise
28 mai 2018
- 16:1528 mai 2018 16:15 dif ist +4 Verilog EN →'always' sequential blocks. Non-blocking assignments
- 16:0828 mai 2018 16:08 dif ist 0 Verilog EN →Instantiation blocks
- 16:0828 mai 2018 16:08 dif ist +7 Verilog EN →Instance blocks
- 16:0628 mai 2018 16:06 dif ist +2 Verilog EN →always sequential blocks. Non-blocking assignments
- 16:0528 mai 2018 16:05 dif ist +2 Verilog EN →Combinational always blocks
- 16:0228 mai 2018 16:02 dif ist −1 Verilog EN →always sequential blocks. Non-blocking assignments
- 16:0128 mai 2018 16:01 dif ist +5 Verilog EN →Combined always blocks
- 15:5728 mai 2018 15:57 dif ist +1 Verilog EN →Combined always' blocks
- 15:3428 mai 2018 15:34 dif ist +2 Verilog EN →Verilog Module Interface
- 15:3228 mai 2018 15:32 dif ist +16 Verilog EN →Verilog Module Interface
- 15:2828 mai 2018 15:28 dif ist +457 Verilog EN Fără descriere a modificării
- 14:5728 mai 2018 14:57 dif ist −28 Verilog EN →Wires (wire) and registers (reg)
- 14:5428 mai 2018 14:54 dif ist −7 Verilog EN →Blocks assign
- 14:4128 mai 2018 14:41 dif ist −55 Verilog →Operatori aritmetici actuală
- 14:3928 mai 2018 14:39 dif ist −7 Verilog →Operatori unari logici pe biți
- 14:3928 mai 2018 14:39 dif ist −6 Verilog →Operatori unari logici pe biți
11 mai 2018
- 19:5611 mai 2018 19:56 dif ist +1 DIC Seminar 6 →Example 1
- 19:5511 mai 2018 19:55 dif ist +3 DIC Seminar 6 →Example 1
- 19:5411 mai 2018 19:54 dif ist +2 DIC Seminar 6 →Homework
- 19:5411 mai 2018 19:54 dif ist +2 DIC Seminar 6 →Example 3
- 19:5311 mai 2018 19:53 dif ist +5 DIC Seminar 6 →Example 4
- 19:5311 mai 2018 19:53 dif ist +5 DIC Seminar 6 →Example 4
- 19:5311 mai 2018 19:53 dif ist +11 DIC Seminar 6 →Homework
- 19:5211 mai 2018 19:52 dif ist +2 DIC Seminar 6 →Example 1
- 19:5111 mai 2018 19:51 dif ist +9.470 N DIC Seminar 6 Pagină nouă: In this seminar you will be presented the concept of finite automaton and how it is described in Verilog. Keywords: finite automated, FSM (Finite State Machine), Mealy, Moore, sta...
- 19:4711 mai 2018 19:47 dif ist −3 DIC Seminar 5 →Exercise 2 actuală
- 19:4711 mai 2018 19:47 dif ist −4 DIC Seminar 5 Fără descriere a modificării
- 19:4611 mai 2018 19:46 dif ist −6 DIC Seminar 5 Fără descriere a modificării
- 19:4511 mai 2018 19:45 dif ist +5.590 N DIC Seminar 5 Pagină nouă: In this seminar you will learn to describe Random Access (RAM) and Read Only (ROM) memories using data vectors in Verilog. '' 'Keywords' '': memory, vector, RAM, ROM Verilog Synt...
- 19:3911 mai 2018 19:39 dif ist −21 Digital Integrated Circuits (old lab) →Laboratory works
- 19:3711 mai 2018 19:37 dif ist +1 DIC Lab Work 5 →Exercise
- 19:3711 mai 2018 19:37 dif ist 0 DIC Lab Work 5 →Notions and Knowledge Required
- 19:3511 mai 2018 19:35 dif ist +3 Introduction to FPGA synthesis. Xilinx ISE. →FPGA (Field Programmable Gate Array)
- 19:3411 mai 2018 19:34 dif ist +6.234 N Introduction to FPGA synthesis. Xilinx ISE. Pagină nouă: == FPGA (Field Programmable Gate Array) == thumb | Simplified schema of an FPGA The Field Programmable Gate Array (FPGA) is a generic circuit that can be pr...
- 18:3311 mai 2018 18:33 dif ist +249 N Combinational circuits Pagină nouă: Combined circuits are circuits that do not have an internal state, ie their outputs depend exclusively on inputs. They do not contain memory cells (registers), they are not synchro... actuală
- 18:1911 mai 2018 18:19 dif ist +13 IO Device: Segment 7 segment display →Implementing the control circuit actuală
- 18:1711 mai 2018 18:17 dif ist 0 IO Device: Segment 7 segment display Fără descriere a modificării
- 18:1711 mai 2018 18:17 dif ist 0 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 18:1611 mai 2018 18:16 dif ist +28 N ROM Memory. Cbira a redenumit pagina ROM Memory. în ROM Memory actuală
- 18:1611 mai 2018 18:16 dif ist 0 m ROM Memory Cbira a redenumit pagina ROM Memory. în ROM Memory actuală
- 18:1611 mai 2018 18:16 dif ist 0 IO Device: Segment 7 segment display →Implementing the control circuit
- 18:1511 mai 2018 18:15 dif ist −10 IO Device: Segment 7 segment display →Implementing the control circuit
- 18:1511 mai 2018 18:15 dif ist +4 IO Device: Segment 7 segment display →Implementing control circuit
- 18:1411 mai 2018 18:14 dif ist +1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 18:1411 mai 2018 18:14 dif ist 0 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 18:1311 mai 2018 18:13 dif ist −4 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 18:1211 mai 2018 18:12 dif ist +45 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 18:1111 mai 2018 18:11 dif ist −1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 18:1111 mai 2018 18:11 dif ist −10 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 18:1111 mai 2018 18:11 dif ist −1 PS2 keyboard Fără descriere a modificării actuală
- 18:1011 mai 2018 18:10 dif ist +26 N Automata. Cbira a redenumit pagina Automata. în Automata actuală
- 18:1011 mai 2018 18:10 dif ist 0 m Automata Cbira a redenumit pagina Automata. în Automata actuală
- 18:1011 mai 2018 18:10 dif ist +1 PS2 keyboard Fără descriere a modificării
- 18:0711 mai 2018 18:07 dif ist −1 Automata →Example
- 18:0311 mai 2018 18:03 dif ist +1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 18:0111 mai 2018 18:01 dif ist 0 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 18:0011 mai 2018 18:00 dif ist +1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 17:5911 mai 2018 17:59 dif ist +8 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 17:5811 mai 2018 17:58 dif ist +3 PS2 keyboard Fără descriere a modificării
- 17:5811 mai 2018 17:58 dif ist +2.100 N PS2 keyboard Pagină nouă: Keyboard connected to a PS2 interface communicates through two ports: * a clock port, which is constant 1 when the keyboard does not send data, and passes to 0 when the data port i...
- 17:5511 mai 2018 17:55 dif ist 0 Digital Integrated Circuits (old lab) →Tutorials and documentations
10 mai 2018
- 07:0810 mai 2018 07:08 dif ist +490 Automata →Example
- 07:0310 mai 2018 07:03 dif ist +2 Automata Fără descriere a modificării
- 07:0310 mai 2018 07:03 dif ist +3 Automata →The interface of an automaton
- 07:0210 mai 2018 07:02 dif ist −1 Automata →The interface of an automaton
- 07:0210 mai 2018 07:02 dif ist +3.566 N Automata Pagină nouă: thumb | Generic block diagram for Moore and Mealy The automaton is a sequential circuit, used to program a sequence of operations. An automaton is defined by t...
- 07:0010 mai 2018 07:00 dif ist 0 The Decoder Fără descriere a modificării actuală
- 06:5910 mai 2018 06:59 dif ist −1 The Decoder →Implementation
- 06:5910 mai 2018 06:59 dif ist −1 The Decoder →Interface
- 06:5910 mai 2018 06:59 dif ist −17 The Decoder Fără descriere a modificării
- 06:5810 mai 2018 06:58 dif ist −38 The Decoder Fără descriere a modificării
- 06:5710 mai 2018 06:57 dif ist +2.269 N The Decoder Pagină nouă: The decoder is a combinational circuit which is used to identify the specified input value by setting the output of the bit on the corresponding index to the input. The decoder is...
- 06:5510 mai 2018 06:55 dif ist +1.614 N The Variable Duty-Cycle Generator Pagină nouă: Pulse generator with variable fill factor (duty-cycle). Limit value set at 32. The pulse generator with variable fill factor is a circuit that generates a rec... actuală
- 06:5310 mai 2018 06:53 dif ist −7 The Frequency Divider Fără descriere a modificării actuală
- 06:5210 mai 2018 06:52 dif ist +2.854 N The Frequency Divider Pagină nouă: Some applications need a clock signal with a lower frequency than the main clock of a circuit (this is the 50MHz oscillator on the board development with FPGA). Frequency and perio...
- 06:5210 mai 2018 06:52 dif ist +1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 06:5110 mai 2018 06:51 dif ist +10 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 06:4710 mai 2018 06:47 dif ist −1 The Debounce circuit Fără descriere a modificării actuală
- 06:4710 mai 2018 06:47 dif ist +1.391 N The Debounce circuit Pagină nouă: In sequential circuits, any input variable that is not dependent of the system clock, is an asynchronuos input. The majority of these async inputs are coming from the mechanical de...
- 06:4110 mai 2018 06:41 dif ist +3 Digital Integrated Circuits (old lab) →Tutorials and documentations
27 aprilie 2018
- 21:1427 aprilie 2018 21:14 dif ist −2 DIC Seminar 4 →Example 2 actuală
- 21:1327 aprilie 2018 21:13 dif ist +10 DIC Seminar 4 Fără descriere a modificării
- 21:0927 aprilie 2018 21:09 dif ist −1 DIC Seminar 4 →Example 2
- 21:0827 aprilie 2018 21:08 dif ist −9 DIC Seminar 4 →Example 1
- 21:0227 aprilie 2018 21:02 dif ist −24 DIC Seminar 4 →Example 1
- 21:0227 aprilie 2018 21:02 dif ist −40 DIC Seminar 4 →Example 1
- 21:0127 aprilie 2018 21:01 dif ist +4 DIC Seminar 4 Fără descriere a modificării
- 20:5827 aprilie 2018 20:58 dif ist +95 DIC Seminar 4 Fără descriere a modificării
- 20:5427 aprilie 2018 20:54 dif ist +11.681 N DIC Seminar 4 Pagină nouă: Counter ('' counter '') is one of the most used digital circuits and surely one of the best known outside the world of electronics. Any microprocessor has a program counter ("progr...
- 20:5227 aprilie 2018 20:52 dif ist +1.387 CID Seminar 4 Fără descriere a modificării actuală
- 20:4627 aprilie 2018 20:46 dif ist −1 DIC Seminar 2 →The case block actuală
- 20:3927 aprilie 2018 20:39 dif ist +6 DIC Seminar 2 Fără descriere a modificării
- 20:3327 aprilie 2018 20:33 dif ist +5 DIC Seminar 2 →Blocks case
- 20:3227 aprilie 2018 20:32 dif ist +2 DIC Seminar 2 →Processes always
- 20:3227 aprilie 2018 20:32 dif ist +7 DIC Seminar 2 →Instruction if
- 20:2927 aprilie 2018 20:29 dif ist +1 DIC Seminar 2 →Continuous assignment
- 20:2727 aprilie 2018 20:27 dif ist +1.975 DIC Seminar 2 Fără descriere a modificării
- 20:2427 aprilie 2018 20:24 dif ist −4 DIC Seminar 2 →Continuous assignment
- 20:2427 aprilie 2018 20:24 dif ist 0 DIC Seminar 2 →Exercise 5
- 20:2327 aprilie 2018 20:23 dif ist −3 DIC Seminar 2 →Exercise 5
- 20:2327 aprilie 2018 20:23 dif ist +4.627 N DIC Seminar 2 Pagină nouă: Behavioral description, continuous assignment, conditional instructions, use of blocks '''always''' for describing combinational circuits. In the previous seminar the circuits wer...
- 20:2227 aprilie 2018 20:22 dif ist +4 CID Seminar 2 Fără descriere a modificării actuală
- 20:1127 aprilie 2018 20:11 dif ist +4 DIC Seminar 1 Fără descriere a modificării actuală
- 20:0027 aprilie 2018 20:00 dif ist 0 Digital Integrated Circuits (seminar) Fără descriere a modificării actuală
- 19:3927 aprilie 2018 19:39 dif ist −19 Circuite integrate digitale (seminar) Fără descriere a modificării actuală
26 aprilie 2018
- 17:4326 aprilie 2018 17:43 dif ist +206 PC Lab 6 Fără descriere a modificării actuală
- 17:1626 aprilie 2018 17:16 dif ist +4 PC Lab 6 Fără descriere a modificării
- 16:3126 aprilie 2018 16:31 dif ist +4 PC Lab 6 Fără descriere a modificării
- 16:3126 aprilie 2018 16:31 dif ist +1 PC Lab 6 Fără descriere a modificării
- 16:3126 aprilie 2018 16:31 dif ist +205 PC Lab 6 Fără descriere a modificării
- 16:2926 aprilie 2018 16:29 dif ist −17 Performance analysis and optimization Fără descriere a modificării actuală
- 16:0326 aprilie 2018 16:03 dif ist +7 Using ACS Cluster Fără descriere a modificării actuală
- 16:0326 aprilie 2018 16:03 dif ist +23 Using ACS Cluster Fără descriere a modificării
- 16:0226 aprilie 2018 16:02 dif ist −9 Using ACS Cluster Fără descriere a modificării
- 15:4326 aprilie 2018 15:43 dif ist +736 N Using ACS Cluster Pagină nouă: Steps: 1: copy files on the cluster (scp -r <path to local folder> <moodle id>@fep.grid.pub.ro:~) 2: log in with moodle id (ssh <moodle id>@fep.grid.pub.ro) 3: log in gpu queue (q...
- 15:3326 aprilie 2018 15:33 dif ist +76 PC Lab 6 Fără descriere a modificării
- 15:2326 aprilie 2018 15:23 dif ist 0 Fișier:VectorAddOpenCL.cpp Cbira a încărcat o nouă versiune pentru Fișier:VectorAddOpenCL.cpp actuală
- 15:2026 aprilie 2018 15:20 dif ist +205 PC Lab 6 Fără descriere a modificării
- 15:1926 aprilie 2018 15:19 dif ist +335 PC Lab 6 Fără descriere a modificării
- 15:1626 aprilie 2018 15:16 dif ist +44 PC Lab 6 Fără descriere a modificării
- 15:1526 aprilie 2018 15:15 dif ist +76 PC Lab 6 Fără descriere a modificării
- 15:1526 aprilie 2018 15:15 dif ist −10 PC Lab 6 Fără descriere a modificării
- 15:1426 aprilie 2018 15:14 dif ist +12 PC Lab 6 Fără descriere a modificării
- 15:1426 aprilie 2018 15:14 dif ist −12 PC Lab 6 Fără descriere a modificării
- 15:1326 aprilie 2018 15:13 dif ist +39 PC Lab 6 Fără descriere a modificării
- 15:1226 aprilie 2018 15:12 dif ist +7 PC Lab 6 Fără descriere a modificării
- 15:1226 aprilie 2018 15:12 dif ist −8 PC Lab 6 Fără descriere a modificării
- 15:1126 aprilie 2018 15:11 dif ist +8 PC Lab 6 Fără descriere a modificării
- 15:1126 aprilie 2018 15:11 dif ist 0 N Fișier:VectorAddOpenCL.cpp Fără descriere a modificării
- 15:1026 aprilie 2018 15:10 dif ist −3 PC Lab 6 Fără descriere a modificării
- 15:1026 aprilie 2018 15:10 dif ist +56 PC Lab 6 Fără descriere a modificării
- 15:0926 aprilie 2018 15:09 dif ist +211 PC Lab 6 Fără descriere a modificării
- 14:1026 aprilie 2018 14:10 dif ist +264 N PC Lab 6 Pagină nouă: '''Session 6''' '''Task: run matrix-column normalization using OpenCL (https://www.khronos.org/opencl)''' # Install opencl drivers for your platform # Check opencl capable devic...
- 13:5826 aprilie 2018 13:58 dif ist +42 Performance analysis and optimization →Lab sessions
- 07:2726 aprilie 2018 07:27 dif ist +14 CID Seminar 4 Fără descriere a modificării
- 07:2626 aprilie 2018 07:26 dif ist −1.401 CID Seminar 4 Fără descriere a modificării
- 07:2026 aprilie 2018 07:20 dif ist +6.657 N DIC Seminar 3 Pagină nouă: In this seminar you will learn what is a secession circuit and how it is described in Verilog. '''Keywords:''clock'',''flip-flop'', blocking''/''non-blocking' Verilog syntax: ''a... actuală
- 07:2026 aprilie 2018 07:20 dif ist −19 Digital Integrated Circuits (seminar) Fără descriere a modificării
- 07:1926 aprilie 2018 07:19 dif ist +887 N Digital Integrated Circuits (seminar) Pagină nouă: Starting from the notions presented in the course, the Integrated Digital Circuit introduces the notion of hardware description language (HDL) and aims to familiarize the student w...
- 07:1926 aprilie 2018 07:19 dif ist +72 Materiale didactice →Materiale pentru seminar
- 07:1726 aprilie 2018 07:17 dif ist 0 DIC Lab Work 2 →Notions and Knowledge Required
- 07:1726 aprilie 2018 07:17 dif ist −25 DIC Lab Work 2 →Notions and Knowledge Required
- 07:1626 aprilie 2018 07:16 dif ist +131 DIC Lab Work 2 →Notions and Knowledge Required
- 07:1526 aprilie 2018 07:15 dif ist +3 DIC Lab Work 2 →Notions and Knowledge Required
- 07:1526 aprilie 2018 07:15 dif ist +2.363 N IO Device: Segment 7 segment display Pagină nouă: thumb | 7-segment display The 7-segment display is used to display numeric (or even alphanumeric) values in natural format, rather than in binary, using...
- 07:1426 aprilie 2018 07:14 dif ist +23 DIC Lab Work 2 →Notions and Knowledge Required
- 07:1426 aprilie 2018 07:14 dif ist +3 DIC Lab Work 2 →Notions and Knowledge Required
- 07:1226 aprilie 2018 07:12 dif ist −4 DIC Lab Work 4 →Notions and Knowledge Required
- 07:1126 aprilie 2018 07:11 dif ist +39 DIC Lab Work 5 →Notions and Knowledge Required
- 07:1126 aprilie 2018 07:11 dif ist +39 DIC Lab Work 4 →Notions and Knowledge Required
- 07:1026 aprilie 2018 07:10 dif ist +39 DIC Lab Work 3 →Notions and Knowledge Required actuală
- 07:1026 aprilie 2018 07:10 dif ist +39 DIC Lab Work 2 →Notions and Knowledge Required
- 07:1026 aprilie 2018 07:10 dif ist +5 DIC Lab Work 1 →Notions and Knowledge Required
- 07:0826 aprilie 2018 07:08 dif ist −16 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 07:0726 aprilie 2018 07:07 dif ist +74 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 07:0626 aprilie 2018 07:06 dif ist 0 DIC Lab Work 1 Fără descriere a modificării
- 07:0626 aprilie 2018 07:06 dif ist 0 DIC Lab Work 2 Fără descriere a modificării
- 07:0626 aprilie 2018 07:06 dif ist 0 DIC Lab Work 4 →Notions and Knowledge Required
- 07:0526 aprilie 2018 07:05 dif ist 0 DIC Lab Work 5 →Notions and Knowledge Required
- 07:0526 aprilie 2018 07:05 dif ist +110 DIC Lab Work 3 Fără descriere a modificării
- 07:0426 aprilie 2018 07:04 dif ist −2 Counter Fără descriere a modificării actuală
- 07:0326 aprilie 2018 07:03 dif ist −144 DIC Lab Work 4 →Notions and Knowledge Required
- 07:0326 aprilie 2018 07:03 dif ist +257 DIC Lab Work 4 →Notions and Knowledge Required
- 07:0226 aprilie 2018 07:02 dif ist −144 DIC Lab Work 5 →Notions and Knowledge Required
- 07:0226 aprilie 2018 07:02 dif ist +246 DIC Lab Work 5 →Notions and Knowledge Required
- 06:5926 aprilie 2018 06:59 dif ist 0 DIC Lab Work 5 →Notions and Knowledge Required
- 06:5926 aprilie 2018 06:59 dif ist +2 DIC Lab Work 5 →Notions and Knowledge Required
- 06:5926 aprilie 2018 06:59 dif ist +9 DIC Lab Work 5 →Notions and Knowledge Required
19 aprilie 2018
- 16:0419 aprilie 2018 16:04 dif ist +38 PC Lab 5 Fără descriere a modificării actuală
- 16:0319 aprilie 2018 16:03 dif ist −37 PC Lab 4 Fără descriere a modificării actuală
- 15:1919 aprilie 2018 15:19 dif ist 0 PC Lab 5 Fără descriere a modificării
- 14:5419 aprilie 2018 14:54 dif ist −5 PC Lab 4 Fără descriere a modificării
- 14:5419 aprilie 2018 14:54 dif ist +5 PC Lab 4 Fără descriere a modificării
- 14:5419 aprilie 2018 14:54 dif ist −42 PC Lab 4 Fără descriere a modificării
- 14:5319 aprilie 2018 14:53 dif ist +18 PC Lab 4 Fără descriere a modificării
- 14:5319 aprilie 2018 14:53 dif ist +61 PC Lab 4 Fără descriere a modificării
- 14:5219 aprilie 2018 14:52 dif ist +55 N Fișier:Callgrind.out.20485.zip Log report of running compute ASIFT on two adams images actuală
- 14:3419 aprilie 2018 14:34 dif ist 0 PC Lab 4 Fără descriere a modificării
14 aprilie 2018
- 09:1714 aprilie 2018 09:17 dif ist −1 PC Lab 5 Fără descriere a modificării
- 09:1614 aprilie 2018 09:16 dif ist +14 PC Lab 5 Fără descriere a modificării
- 09:1214 aprilie 2018 09:12 dif ist +1 PC Lab 5 Fără descriere a modificării
- 09:1214 aprilie 2018 09:12 dif ist +11 PC Lab 5 Fără descriere a modificării
- 09:0914 aprilie 2018 09:09 dif ist +6 PC Lab 5 Fără descriere a modificării
- 09:0914 aprilie 2018 09:09 dif ist +342 PC Lab 5 Fără descriere a modificării
- 09:0714 aprilie 2018 09:07 dif ist −26 PC Lab 5 Fără descriere a modificării
- 09:0314 aprilie 2018 09:03 dif ist +718 PC Lab 5 Fără descriere a modificării
- 08:5814 aprilie 2018 08:58 dif ist +467 PC Lab 5 Fără descriere a modificării
12 aprilie 2018
- 16:2512 aprilie 2018 16:25 dif ist −2 PC Lab 5 Fără descriere a modificării
- 16:0912 aprilie 2018 16:09 dif ist +3 PC Lab 5 Fără descriere a modificării
- 16:0812 aprilie 2018 16:08 dif ist −8 PC Lab 5 Fără descriere a modificării
- 16:0612 aprilie 2018 16:06 dif ist +8 PC Lab 5 Fără descriere a modificării
- 16:0112 aprilie 2018 16:01 dif ist +3 PC Lab 5 Fără descriere a modificării
- 16:0112 aprilie 2018 16:01 dif ist +24 PC Lab 5 Fără descriere a modificării
- 16:0012 aprilie 2018 16:00 dif ist +7 PC Lab 5 Fără descriere a modificării
- 16:0012 aprilie 2018 16:00 dif ist +43 PC Lab 5 Fără descriere a modificării
- 15:5712 aprilie 2018 15:57 dif ist +273 PC Lab 5 Fără descriere a modificării
- 15:2712 aprilie 2018 15:27 dif ist 0 PC Lab 5 Fără descriere a modificării
- 15:0812 aprilie 2018 15:08 dif ist +127 PC Lab 5 Fără descriere a modificării
- 15:0312 aprilie 2018 15:03 dif ist 0 PC Lab 5 Fără descriere a modificării
- 15:0312 aprilie 2018 15:03 dif ist −3 PC Lab 5 Fără descriere a modificării
- 15:0312 aprilie 2018 15:03 dif ist −6 PC Lab 5 Fără descriere a modificării
- 15:0212 aprilie 2018 15:02 dif ist +140 PC Lab 5 Fără descriere a modificării
- 14:5812 aprilie 2018 14:58 dif ist 0 PC Lab 5 Fără descriere a modificării
- 14:5812 aprilie 2018 14:58 dif ist 0 N Fișier:Hadam.png Fără descriere a modificării actuală
- 14:5712 aprilie 2018 14:57 dif ist +461 N PC Lab 5 Pagină nouă: '''Session 5''' Task: run an open-source profiler (valgrind & gperf or visual studio) and improve performance of keypoint extraction in ASIFT C++ code. 1. Download ASIFT project...
- 14:4612 aprilie 2018 14:46 dif ist +59 Performance analysis and optimization →Lab sessions
- 09:5612 aprilie 2018 09:56 dif ist −1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 09:5412 aprilie 2018 09:54 dif ist −2 Verilog EN →Concatenation operator
- 09:5312 aprilie 2018 09:53 dif ist +23 Verilog EN →Bit access operator
- 09:4512 aprilie 2018 09:45 dif ist 0 Verilog EN →Bitwise logic operators
- 09:4412 aprilie 2018 09:44 dif ist +3 Verilog EN →Bitwise logical operators
- 09:4412 aprilie 2018 09:44 dif ist +5 Verilog EN →Blocks and conditional operators
- 09:4312 aprilie 2018 09:43 dif ist −1 Verilog EN →Blocks and conditional operators
- 09:4212 aprilie 2018 09:42 dif ist +3 Verilog EN →Blocks and conditional operators
- 09:4112 aprilie 2018 09:41 dif ist +1 Verilog EN →Replication operator
- 09:4112 aprilie 2018 09:41 dif ist +1 Verilog EN →Concatenation operator
- 09:4012 aprilie 2018 09:40 dif ist +2 Verilog EN →Bit shift operators
- 09:3912 aprilie 2018 09:39 dif ist +10 Verilog EN →Arithmetic Operators
- 09:3712 aprilie 2018 09:37 dif ist +2 Verilog EN →Clock signal in test modules
- 09:3712 aprilie 2018 09:37 dif ist +1 Verilog EN →Test modules (not synonymous)
- 09:3612 aprilie 2018 09:36 dif ist +29 Verilog EN →Test modules (not synonymous)
- 09:3312 aprilie 2018 09:33 dif ist +2 Verilog EN →Blocks always sequential. Non-blocking assignments
- 09:3212 aprilie 2018 09:32 dif ist +1 Verilog EN →Bit access operator
- 09:1512 aprilie 2018 09:15 dif ist +15.985 Verilog EN Fără descriere a modificării
- 08:5412 aprilie 2018 08:54 dif ist 0 RAM Memory Fără descriere a modificării actuală
- 08:5212 aprilie 2018 08:52 dif ist −1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 08:2712 aprilie 2018 08:27 dif ist +2 Verilog EN →Combined always' blocks
- 08:2712 aprilie 2018 08:27 dif ist +7 Verilog EN →Fire (wire) and registers (reg)
- 08:2612 aprilie 2018 08:26 dif ist +4.456 Verilog EN Fără descriere a modificării
- 08:2512 aprilie 2018 08:25 dif ist +1 Verilog EN →Verilog Module Interface
- 08:2512 aprilie 2018 08:25 dif ist −563 Verilog EN →Verilog Module Interface
- 08:2312 aprilie 2018 08:23 dif ist +2 Verilog EN →Modules (synthesizable)
- 08:2312 aprilie 2018 08:23 dif ist +2 Verilog EN →Verilog Module Interface
- 08:2212 aprilie 2018 08:22 dif ist −4.438 Verilog EN Fără descriere a modificării
- 08:1312 aprilie 2018 08:13 dif ist +5 ROM Memory →Implementing a ROM memory
- 08:1212 aprilie 2018 08:12 dif ist +1 ROM Memory →Interface of a ROM memory
- 08:1212 aprilie 2018 08:12 dif ist +55 ROM Memory →Interface of a ROM memory
- 08:1112 aprilie 2018 08:11 dif ist +5 ROM Memory Fără descriere a modificării
- 08:0012 aprilie 2018 08:00 dif ist +40 RAM Memory →Implementing a RAM
- 07:5812 aprilie 2018 07:58 dif ist −2 RAM Memory →Implementing a RAM
- 07:5712 aprilie 2018 07:57 dif ist +2 RAM Memory →Implementing a RAM
- 07:5712 aprilie 2018 07:57 dif ist +3.320 N RAM Memory Pagină nouă: [http://en.wikipedia.org/wiki/Random-access_memory Random Access Memory] are memory circuits. The difference between these and the ROM memories is that RAMs can also write, not jus...
- 07:5612 aprilie 2018 07:56 dif ist +3.003 N DIC Lab Work 5 Pagină nouă: == Notions and Knowledge Required == * Boolean logic and numbering systems * Syntax Verilog * Tutorial_Quartus_II | Using the Al...
- 07:5512 aprilie 2018 07:55 dif ist −1 ROM Memory →Implementing a ROM memory
- 07:5412 aprilie 2018 07:54 dif ist +1 ROM Memory →Implementing a ROM memory
- 07:5412 aprilie 2018 07:54 dif ist −5 ROM Memory →Implementing a ROM memory
- 07:5412 aprilie 2018 07:54 dif ist +4 ROM Memory →Interface of ROM ROM
- 07:5312 aprilie 2018 07:53 dif ist −3 ROM Memory →Interface of ROM ROM
- 07:5312 aprilie 2018 07:53 dif ist +2.107 N ROM Memory Pagină nouă: Most functions implemented by combinational circuits can be described analytically, ie the output can be calculated by applying operators (addition, subtraction, shift, logic o...
11 aprilie 2018
- 23:5511 aprilie 2018 23:55 dif ist −1 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 23:5511 aprilie 2018 23:55 dif ist 0 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 23:5511 aprilie 2018 23:55 dif ist +2.670 N The Counter Pagină nouă: The numerator is a sequential circuit that uses a register to generate a sequence of numbers. The simplest numerator generates a sequence of ascending consecutive numbers. The size... actuală
- 23:5511 aprilie 2018 23:55 dif ist +4 DIC Lab Work 3 →Notions and Knowledge Required
- 23:5211 aprilie 2018 23:52 dif ist −2 Counter →Implementing a numerator
- 23:5211 aprilie 2018 23:52 dif ist +3 Counter Fără descriere a modificării
- 23:5111 aprilie 2018 23:51 dif ist +4 Counter Fără descriere a modificării
- 23:5111 aprilie 2018 23:51 dif ist +1 Counter Fără descriere a modificării
- 23:5111 aprilie 2018 23:51 dif ist −3 Counter Fără descriere a modificării
- 23:4911 aprilie 2018 23:49 dif ist +2.667 N Counter Pagină nouă: The numerator is a sequential circuit that uses a register to generate a sequence of numbers. The simplest numerator generates a sequence of ascending consecutive numbers. The size...
- 23:4811 aprilie 2018 23:48 dif ist +3 DIC Lab Work 3 →Notions and Knowledge Required
- 23:4611 aprilie 2018 23:46 dif ist −56 DIC Lab Work 4 Fără descriere a modificării
- 23:4611 aprilie 2018 23:46 dif ist +61 DIC Lab Work 4 Fără descriere a modificării
- 23:4611 aprilie 2018 23:46 dif ist −3 Sequential Circuits →Clock signal actuală
- 23:4511 aprilie 2018 23:45 dif ist +3 Sequential Circuits →Clock signal
- 23:4511 aprilie 2018 23:45 dif ist 0 DIC Lab Work 4 →Notions and Knowledge Required
- 23:4511 aprilie 2018 23:45 dif ist 0 DIC Lab Work 4 →Notions and Knowledge Required
- 23:4411 aprilie 2018 23:44 dif ist +3 DIC Lab Work 4 →Notions and Knowledge Required
- 23:4411 aprilie 2018 23:44 dif ist −8 DIC Lab Work 4 Fără descriere a modificării
- 23:4411 aprilie 2018 23:44 dif ist −56 DIC Lab Work 4 Fără descriere a modificării
- 23:4111 aprilie 2018 23:41 dif ist +2.961 N DIC Lab Work 4 Pagină nouă: == Notions and Knowledge Required == * Boolean logic and numbering systems * Syntax Verilog * Tutorial_Quartus_II | Using the Al...
- 23:3911 aprilie 2018 23:39 dif ist +1 Verilog EN →Blocks assign
- 23:3811 aprilie 2018 23:38 dif ist +4 Verilog EN Fără descriere a modificării
- 23:3711 aprilie 2018 23:37 dif ist −114 Verilog EN Fără descriere a modificării
- 23:3511 aprilie 2018 23:35 dif ist +5 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 23:2711 aprilie 2018 23:27 dif ist −22 Sequential Circuits →Memory Circuits. Register
- 23:2111 aprilie 2018 23:21 dif ist −3 Sequential Circuits →Memory Circuits. Register
- 23:2111 aprilie 2018 23:21 dif ist +81 Sequential Circuits →Memory Circuits. Register
- 23:1611 aprilie 2018 23:16 dif ist +2 Sequential Circuits →Memory Circuits. Register
- 23:1511 aprilie 2018 23:15 dif ist +2.730 N Sequential Circuits Pagină nouă: Sequential circuits are circuits that are synchronized by a clock signal, ie whose outputs change only on the positive (or negative, clockwise) front of the clock. == Clock signal...
- 23:1311 aprilie 2018 23:13 dif ist 0 DIC Lab Work 3 Fără descriere a modificării
- 22:5711 aprilie 2018 22:57 dif ist −3 DIC Lab Work 3 →Exercises
- 22:5711 aprilie 2018 22:57 dif ist +10 DIC Lab Work 3 →Exercises
- 22:5511 aprilie 2018 22:55 dif ist +4.118 N DIC Lab Work 3 Pagină nouă: == Notions and Knowledge Required == * Boolean logic and numbering systems * Syntax Verilog * Tutorial_Quartus_II | Using the Al...
- 22:5311 aprilie 2018 22:53 dif ist +2 DIC Lab Work 2 →Exercise 5
- 22:5111 aprilie 2018 22:51 dif ist +1 DIC Lab Work 2 →Exercise 2
- 22:5011 aprilie 2018 22:50 dif ist +1 DIC Lab Work 2 →Submission of Exercises
- 22:5011 aprilie 2018 22:50 dif ist −21 DIC Lab Work 2 Fără descriere a modificării
- 22:4911 aprilie 2018 22:49 dif ist +12.607 N DIC Lab Work 2 Pagină nouă: == Notions and Knowledge Required == * Using the Altera Quartus II Synthesis Program * [http://wiki.dcae.pub.ro/images/f/fc/Pini_la_care_sunt_conectati_d...
- 22:3511 aprilie 2018 22:35 dif ist +1 Quartus II tutorial →2. Source file design (top-level design entity) actuală
- 22:3411 aprilie 2018 22:34 dif ist +9 Quartus II tutorial Fără descriere a modificării
- 22:3111 aprilie 2018 22:31 dif ist 0 Quartus II tutorial →3. compiling
- 22:3011 aprilie 2018 22:30 dif ist −1 Quartus II tutorial Fără descriere a modificării
- 22:3011 aprilie 2018 22:30 dif ist −1 Quartus II tutorial Fără descriere a modificării
- 22:2311 aprilie 2018 22:23 dif ist 0 Quartus II tutorial →3. compiling
- 22:2211 aprilie 2018 22:22 dif ist −3 Quartus II tutorial →3. compiling
- 22:2111 aprilie 2018 22:21 dif ist +7.650 N Quartus II tutorial Pagină nouă: '''Programming the experimental board DE1 with Quartus II (version 13.0sp1) Example: synthesis of a 4-bit sumer. ''' To open the Quartus II application you can use: - the shortc...
- 22:1911 aprilie 2018 22:19 dif ist 0 DIC Lab Work 1 →Recommendations for Teachers
- 22:1711 aprilie 2018 22:17 dif ist +1 DIC Lab Work 1 →Example
- 22:1711 aprilie 2018 22:17 dif ist +4.247 N DIC Lab Work 1 Pagină nouă: == Notions and Knowledge Required == * Using the Altera Quartus II Synthesis Program * [http://wiki.dcae.pub.ro/images/f/fc/Pini_la_care_sunt_conectati_d...
- 21:2611 aprilie 2018 21:26 dif ist −10 Introduction. Verilog HDL (Verilog syntax) →Computation and control
- 21:1811 aprilie 2018 21:18 dif ist +48 DIC Lab Work 0 →Notions and Knowledge Required
- 21:1711 aprilie 2018 21:17 dif ist −12 DIC Lab Work 0 →Notions and Knowledge Required
- 21:1611 aprilie 2018 21:16 dif ist +42 DIC Lab Work 0 →Notions and Knowledge Required
- 21:1411 aprilie 2018 21:14 dif ist −42 DIC Lab Work 0 →Notions and Knowledge Required
- 21:1411 aprilie 2018 21:14 dif ist 0 DIC Lab Work 0 →Notions and Knowledge Required
- 21:1311 aprilie 2018 21:13 dif ist −31 DIC Lab Work 0 →Notions and Knowledge Required
- 21:0911 aprilie 2018 21:09 dif ist 0 DIC Lab Work 0 →Example
- 21:0811 aprilie 2018 21:08 dif ist +2.847 N DIC Lab Work 0 Pagină nouă: == Notions and Knowledge Required == * Boolean Logic and Numerical Systems == Development board ==...
- 21:0611 aprilie 2018 21:06 dif ist −24 Introduction. Verilog HDL (Verilog syntax) Fără descriere a modificării
- 20:5811 aprilie 2018 20:58 dif ist −98 Introduction. Verilog HDL (Verilog syntax) →Circuits
- 20:5311 aprilie 2018 20:53 dif ist 0 Introduction. Verilog HDL (Verilog syntax) →Circuits
- 20:5211 aprilie 2018 20:52 dif ist 0 Introduction. Verilog HDL (Verilog syntax) →Computation and control
- 20:5111 aprilie 2018 20:51 dif ist 0 Introduction. Verilog HDL (Verilog syntax) Fără descriere a modificării
- 20:5011 aprilie 2018 20:50 dif ist −5 Introduction. Verilog HDL (Verilog syntax) Fără descriere a modificării
- 20:4811 aprilie 2018 20:48 dif ist −67 Introduction. Verilog HDL (Verilog syntax) Fără descriere a modificării
- 20:4611 aprilie 2018 20:46 dif ist −12 Introduction. Verilog HDL (Verilog syntax) Fără descriere a modificării
- 20:4411 aprilie 2018 20:44 dif ist −324 Introduction. Verilog HDL (Verilog syntax) Fără descriere a modificării
- 20:4111 aprilie 2018 20:41 dif ist −195 Introduction. Verilog HDL (Verilog syntax) Fără descriere a modificării
- 20:1311 aprilie 2018 20:13 dif ist −150 Digital Integrated Circuits (old lab) →Tutorials and documentations
5 aprilie 2018
- 08:225 aprilie 2018 08:22 dif ist +1.954 CID Seminar EN Fără descriere a modificării actuală
- 08:215 aprilie 2018 08:21 dif ist +15 CID Seminar EN →Exercise 2
- 08:205 aprilie 2018 08:20 dif ist −1 CID Seminar EN →Exercise 2
- 08:205 aprilie 2018 08:20 dif ist −9 CID Seminar EN Fără descriere a modificării
- 08:195 aprilie 2018 08:19 dif ist +4.698 N CID Seminar EN Pagină nouă: In this seminar you will learn what is a secession circuit and how it is described in Verilog. '''Keywords:''clock'',''flip-flop'', blocking''/''non-blocking' Verilog syntax: ''a...
- 08:165 aprilie 2018 08:16 dif ist +1 Circuite integrate digitale (seminar) Fără descriere a modificării
- 08:165 aprilie 2018 08:16 dif ist +18 Circuite integrate digitale (seminar) Fără descriere a modificării
29 martie 2018
- 13:2529 martie 2018 13:25 dif ist 0 PC Lab 4 Fără descriere a modificării
- 13:2529 martie 2018 13:25 dif ist 0 N Fișier:Lnorm.png Fără descriere a modificării actuală
- 13:2529 martie 2018 13:25 dif ist +570 N PC Lab 4 Pagină nouă: '''Session 4''' Speed optimization over i5/i7 x64 arch: Compute distance between two vectors of points in 128-D space (128 coordinates). The purpose is to find the maximum dista...
- 12:3529 martie 2018 12:35 dif ist +32 Performance analysis and optimization →Lab sessions
- 09:3029 martie 2018 09:30 dif ist −3 Verilog EN →Wires (wire) and registers (reg)
- 09:2829 martie 2018 09:28 dif ist −23 Verilog EN →Wires (wire) and registers (reg)
- 09:2129 martie 2018 09:21 dif ist +21 Verilog EN →Wires (wire) and registers (reg)
- 09:1729 martie 2018 09:17 dif ist −4 Verilog EN →Wires (wire) and registers (reg)
- 09:0829 martie 2018 09:08 dif ist −1 Verilog EN →Wires (wire) and registers (reg)
- 09:0729 martie 2018 09:07 dif ist −5 Verilog EN →Wires (wire) and registers (reg)
- 09:0629 martie 2018 09:06 dif ist −28 Verilog EN →Wires (wire) and registers (reg)
- 09:0529 martie 2018 09:05 dif ist −12 Verilog EN →Wires (wire) and registers (reg)
- 08:5729 martie 2018 08:57 dif ist +4.505 Verilog EN →Fire (wire) and registers (reg)
- 08:5529 martie 2018 08:55 dif ist 0 Verilog EN →Verilog Module Interface
- 08:5529 martie 2018 08:55 dif ist −9 Verilog EN Fără descriere a modificării
- 08:5429 martie 2018 08:54 dif ist +1 Verilog EN →Verilog Module Interface
- 08:5329 martie 2018 08:53 dif ist −1 Verilog EN →Verilog Module Interface
- 08:5029 martie 2018 08:50 dif ist +4.562 N Verilog EN Pagină nouă: == Modules (synthesizable) == The Verilog language is structured on modules. Each module represents a circuit that implements a certain function. For example, a module may be a su...
- 08:5029 martie 2018 08:50 dif ist +2 DIC Seminar 1 →Notions and Knowledge Required
- 08:4929 martie 2018 08:49 dif ist +1 DIC Seminar 1 Fără descriere a modificării
- 08:3729 martie 2018 08:37 dif ist −1 DIC Seminar 1 →Exercise 3
- 08:3729 martie 2018 08:37 dif ist −22 DIC Seminar 1 Fără descriere a modificării
- 08:3429 martie 2018 08:34 dif ist −1 DIC Seminar 1 Fără descriere a modificării
- 08:3429 martie 2018 08:34 dif ist −11 DIC Seminar 1 Fără descriere a modificării
- 08:3229 martie 2018 08:32 dif ist +2.946 DIC Seminar 1 Fără descriere a modificării
- 08:2929 martie 2018 08:29 dif ist +4.782 N DIC Seminar 1 Pagină nouă: In this seminar you will learn to describe some simple digital circuits in Verilog language and use the Quartus II and ModelSim programs. '' 'Keywords:' '' logical gates, ports,...
- 08:2829 martie 2018 08:28 dif ist +885 N Digital Integrated Circuits (sem) Pagină nouă: Starting from the notions presented in the course, the Integrated Digital Circuit introduces the notion of hardware description language (HDL) and aims to familiarize the student w... actuală
- 08:2529 martie 2018 08:25 dif ist +91 Main Page Fără descriere a modificării
- 07:5329 martie 2018 07:53 dif ist +150 Digital Integrated Circuits (old lab) →Tutorials and documentations
- 07:5129 martie 2018 07:51 dif ist 0 Verilog →Module (sintetizabile)
22 martie 2018
- 19:0422 martie 2018 19:04 dif ist +20 Introduction. Verilog HDL (Verilog syntax) →Verilog HDL
- 18:4322 martie 2018 18:43 dif ist −194 Introduction. Verilog HDL (Verilog syntax) →Circuits
- 15:4122 martie 2018 15:41 dif ist 0 Fișier:Task3.zip Cbira a încărcat o nouă versiune pentru Fișier:Task3.zip actuală
- 14:5722 martie 2018 14:57 dif ist 0 PC Lab 3 Fără descriere a modificării actuală
